ADRV9010

ADRV9010は、高度に統合化された無線周波数（RF）のアジャイル・トランシーバーです。個別に制御可能なトランスミッタ4個、各トランスミッタ・チャンネル監視専用のオブザベーション・レシーバー入力、個別に制御可能なレシーバー4個、内蔵シンセサイザ、デジタル信号処理回路を搭載し、フル機能のトランシーバー・ソリューションを提供します。また、スモール・セル基地局無線、マクロTDD/3G/4Gシステム、MIMO（Massive Multiple Input Multiple Output）基地局などのセルラ・インフラストラクチャ・アプリケーションに必要な性能を発揮します。ADRV9010BBCZは 650MHz～3800MHzで動作し、認可および無認可のセルラ帯域のほとんどをカバーします。ADRV9010BBCZ-Aは、650MHz～6000MHzで動作します。

レシーバー・サブシステムは、最先端のダイナミック・レンジを持つ4つの独立した広帯域幅ダイレクト・コンバージョン・レシーバーで構成されています。4つの独立したトランスミッタは、高い変調精度を例外的な低ノイズで実現する、革新的なダイレクト・コンバージョン変調器を使用します。ADRV9010にはこのほか、各トランスミッタ出力を監視するための2つの入力を備えた、広帯域幅の時間共有オブザベーション・パス・レシーバーも2つ塔載されています。

全機能内蔵型トランシーバー・サブシステムは、自動および手動の減衰制御、DCオフセット補正回路、直交誤差補正回路（QEC）、およびデジタル・フィルタリングを内蔵しているため、デジタル・ベースバンドにこれらの機能は不要です。また、多数のデジタル制御オプションを提供するA/Dコンバータ（ADC）、D/Aコンバータ（DAC）、汎用入出力（GPIO）などの補助機能も搭載しています。

高レベルのRF性能を実現するため、トランシーバーには、全機能内蔵のフェーズ・ロック・ループ（PLL）が5個搭載されています。PLLのうち2個は、トランスミッタとレシーバー信号パスに対して高性能かつ低消費電力のフラクショナルN-RF周波数シンセシスを提供します。完全に統合されたもう1個のPLLも、オブザベーション・レシーバー用の独立した局部発振器（LO）モードをサポートしています。残るPLLのうち1個は、コンバータとデジタル回路に必要なクロックを発生させ、5個目のPLLはシリアル・データ・インターフェース用のクロックを発生させます。マルチチップ同期メカニズムは、複数のADRV9010チップ間ですべての局部発振器（LO）とベースバンド・クロックの位相を同期します。また、すべての電圧制御発振器（VCO）とループ・フィルタの構成要素が内蔵されており、デジタル制御インターフェースで調節できます。

シリアル・データ・インターフェースは、8つのシリアライザ・レーンと8つのデシリアライザ・レーンで構成されています。最大16.22016Gbpsのデータ・レートで動作するJESD204B規格およびJESD204C規格の両方をサポートしています。また、低帯域幅用にインターリーブ・モードをサポートすることで、高速データ・インターフェース・レーン数を1個に削減しています。データ・フォーマットは、固定小数点と浮動小数点両方をサポートしています。浮動小数点フォーマットを選択すると、内部自動ゲイン制御（AGC）が復調器デバイスから見られなくなります。

ADRV9010は1.0V、1.3V、1.8Vのレギュレータから直接給電し、標準シリアル・ペリフェラル・インターフェース（SPI）を介して制御できます。また、包括的パワーダウン・モードが搭載されているため、通常使用の消費電力を最小化できます。ADRV9010は、14mm × 14mm、289ボールのチップ・スケール・ボール・グリッド・アレイ（CSP_BGA）パッケージを採用しています。

アプリケーション

• 3G/4G/5G TDDマクロ・セルおよびスモール・セル基地局
• 最先端のLTEおよび5G向けTDDアクティブ・アンテナ・システム

テクニカル・サポートについては、ADRV9010 EngineerZone^® フォーラムに質問を直接投稿するか、ADRV9010テクニカル・サポートまでメールでお問い合わせください。メールで送っていただいた質問も、ADRV9010 EngineerZone^®フォーラムで回答させていただきますのでご注意ください。