クロック＆タイミング
アナログ・デバイセズのクロックICとタイミング・ソリューションは、新たなアーキテクチャの実現、開発コストと製造コストの低減、設計時間の短縮を可能にします。これらの製品はジッタと位相ノイズが低いのが特長で、クロックのクリーンアップ、同期、生成、遅延、分配などに使用できます。
同様に、有線ネットワーク・クロックのポートフォリオには、クロックに関するアナログ・デバイセズの知識と経験が反映されています。これらのクロックも高レベルのジッタ性能を有しており、有線アプリケーション用に特化されたすべてのデジタルPLLとホールドオーバー／スイッチオーバー回路には、業界をリードする革新的技術が使われています。
同様に、有線ネットワーク・クロックのポートフォリオには、クロックに関するアナログ・デバイセズの知識と経験が反映されています。これらのクロックも高レベルのジッタ性能を有しており、有線アプリケーション用に特化されたすべてのデジタルPLLとホールドオーバー／スイッチオーバー回路には、業界をリードする革新的技術が使われています。
アナログ設計ツール：ADIsimCLK™
ADIsimCLKは、アナログ・デバイセズの広範な超低ジッタ・クロック分配およびクロック生成製品に特化して開発された設計ツールです。予測可能なクロック性能を必要とする、ワイヤレス・インフラストラクチャ、計測、ネットワーキング、ブロードバンド、ATEなど、どのような領域におけるアプリケーションでも、ADIsimCLKを使用することで、設計の開発、評価、最適化を手早く行うことができます。ADIsimCLKは、アナログ・デバイセズのクロック製品の位相ノイズやジッタを予測するための極めて優秀なツールです。
最新情報
アプリケーション・ノート
- AN-1420: Phase Buildout and Hitless Switchover with Digital Phase-Locked Loops (DPLLs) (Rev. 0) PDF
- AN-0983: Introduction to Zero-Delay Clock Timing Techniques PDF
- AN-0982: The Residual Phase Noise Measurement (Rev. 0) PDF
- AN-756: サンプル化システムに及ぼすクロック位相ノイズとジッタの影響 (Rev. 0) PDF
- AN-501: アパーチャ不確定性とADCシステム性能 (Rev. A) PDF
プレス・リリース
- 55MHz～15GHz動作の広帯域マイクロ波シンセサイザ「ADF5610」を発表
- 1.65GHz対応のマルチ出力クロック・バッファ/デバイダ「AD9508」を発表
- プログラマブルで低ジッタのデュアル・クロック変換IC「AD9559」を発表
- 九州地区で初開催「アナログ技術セミナー in 福岡」
- 初級から応用レベルまでの回路設計エンジニア向け「アナログ技術セミナー2012」4都市で開催へ
技術記事
- TNJ-073 : たまには手を動かして DDS AD9913 の動作実験をしてみよう（前編）DDS（ダイレクト・デジタル・シンセサイザ）の基礎と信号発生
- マルチチップ同期機能を活用し、広帯域対応のDAC/ADCをデタミニスティックな位相で起動する
- TNJ-067 : 進み位相補償の限界とその理由（前編）あわせて…広島に行って驚いたこと
- 高電圧フェーズ・ロック・ループ周波数シンセサイザ回路のVCOを駆動する
-
LIDARのプロトタイピングを加速するオープンソースのプラットフォーム
アナログ・ダイアログ
セレクション・ガイド
技術誌・書籍
ウェブキャスト
- Latest Developments in Analog Devices PLL Portfolio
- Explaining Phase Noise
- アナログ技術セミナー2016
- Network Clock: How To Achieve Maximum System Up Time
- Fundamentals of Clocks