クロック＆タイミング
アナログ・デバイセズのクロックICとタイミング・ソリューションは、新たなアーキテクチャの実現、開発コストと製造コストの低減、設計時間の短縮を可能にします。これらの製品はジッタと位相ノイズが低いのが特長で、クロックのクリーンアップ、同期、生成、遅延、分配などに使用できます。
同様に、有線ネットワーク・クロックのポートフォリオには、クロックに関するアナログ・デバイセズの知識と経験が反映されています。これらのクロックも高レベルのジッタ性能を有しており、有線アプリケーション用に特化されたすべてのデジタルPLLとホールドオーバー／スイッチオーバー回路には、業界をリードする革新的技術が使われています。
同様に、有線ネットワーク・クロックのポートフォリオには、クロックに関するアナログ・デバイセズの知識と経験が反映されています。これらのクロックも高レベルのジッタ性能を有しており、有線アプリケーション用に特化されたすべてのデジタルPLLとホールドオーバー／スイッチオーバー回路には、業界をリードする革新的技術が使われています。
アナログ設計ツール：ADIsimCLK™
ADIsimCLKは、アナログ・デバイセズの広範な超低ジッタ・クロック分配およびクロック生成製品に特化して開発された設計ツールです。予測可能なクロック性能を必要とする、ワイヤレス・インフラストラクチャ、計測、ネットワーキング、ブロードバンド、ATEなど、どのような領域におけるアプリケーションでも、ADIsimCLKを使用することで、設計の開発、評価、最適化を手早く行うことができます。ADIsimCLKは、アナログ・デバイセズのクロック製品の位相ノイズやジッタを予測するための極めて優秀なツールです。
最新情報
技術記事
-
モータ制御の効率を高めて、産業分野のCO2排出量を大幅に削減する
Thought Leadership
- フェーズド・アレイの OTAパターンの測定、32素子に対応するハイブリッド・ビームフォーミングの実力を探る
-
MCUのSPIドライバを最適化し、ADCとの間で高速データ転送を実現する
アナログ・ダイアログ
-
IBISモデルの開発方法【Part 3】実測データを基に品質レベル3のIBISモデルを作成する
アナログ・ダイアログ
- TNJ-083: 「緊急開催！」回路設計 WEB ラボを理解する基本 (というかそれが分かれば十分)
アプリケーション・ノート
- AN-1420: Phase Buildout and Hitless Switchover with Digital Phase-Locked Loops (DPLLs) (Rev. 0) PDF
- AN-0983: Introduction to Zero-Delay Clock Timing Techniques (Rev. 0) PDF
- AN-0982: The Residual Phase Noise Measurement (Rev. 0) PDF
- AN-756: サンプル化システムに及ぼすクロック位相ノイズとジッタの影響 (Rev. 0) PDF
- AN-501: アパーチャ不確定性とADCシステム性能 (Rev. A) PDF
プレス・リリース
珍問／難問集
セレクション・ガイド
技術誌・書籍
ウェブキャスト
- Latest Developments in Analog Devices PLL Portfolio
- Explaining Phase Noise
- アナログ技術セミナー2016
- Network Clock: How To Achieve Maximum System Up Time
- Fundamentals of Clocks