トランスデューサからADCまでの危険なパス――技術者が行うべきことは何なのか?

質問:

トランスデューサの小さな出力信号をA/Dコンバータの入力電圧として使用したいと考えています。どのようなビルディング・ブロックを使うのが適切でしょうか?

RAQ Issue: 185

回答:

アナログ・デバイセズが提供する新たな計装アンプを使用するとよいでしょう。そのファミリの製品を使えば、コモンモード電圧を除去して差動信号を増幅し、A/Dコンバータ(ADC)の入力電圧の仕様に応じた電圧を生成することができます。また、過電圧からADCを保護することも可能です。

産業、車載、計測といった分野の多くのアプリケーションでは、いくつかの普遍的な問題に直面することになります。そのうちの1つが、A/D変換によって得たデータを収集する(データ・アクイジション)ために、トランスデューサの微小な信号をどのようにしてADCに入力すればよいのかというものです。一般に、トランスデューサからの出力信号は振幅が小さく脆弱です。そうしたアプリケーションの運用環境には大きなノイズが存在することが少なくありません。また、トランスデューサは非常にインピーダンスが高い信号ソースだと見なされるケースもあります。更に、その出力信号は非常に大きいコモンモード(CM:Common-mode)電圧に重畳されていることがあります。そうした条件下にある信号は、いずれもADCへの入力としては適切ではありません(図1)。この問題に対処するための手段はいくつも提供されています。しかし、それらが提供してくれる以上の救いを求めている技術者は少なくないでしょう。本稿では、そうした悩める技術者の悲痛な願いをかなえてくれる最新のICソリューションを紹介します。具体的には、トランスデューサからの信号を受けとり、ADCのアナログ入力部を駆動する計装アンプを取り上げます。また、その計装アンプを使いこなすための設計手順について詳しく解説します。

図1. トランスデューサとADC。両者の間には、いくつもの問題が存在している可能性があります。
図1. トランスデューサとADC。両者の間には、いくつもの問題が存在している可能性があります。

トランスデューサからの信号は、何で受け取るべきなのか?

上記の疑問に対する答えは計装アンプです。一般に、計装アンプは精度が高く(オフセットが小さい)、ノイズが小さいという特徴を備えています

したがって、小さな入力信号を扱う用途に適しています。また、ストレイン・ゲージや圧力センサーなど、多くのトランスデューサが出力する信号に適した差動入力を備えています。そのため、不要なCM電圧を除去し、計測の対象となる微小な電圧だけを取り出すことが可能です。加えて、入力インピーダンスが非常に高いので、計装アンプはトランスデューサにとって大きな負荷にはなりません。つまり、計装アンプにおける処理によって脆弱な信号が損なわれることはありません。更に、計装アンプでは大きなゲインを実現することが可能です。しかも、外付け抵抗を1個使うだけで、広範な値のゲインに対応できることがほとんどです。したがって、計測の対象となる小振幅の信号を、信号パスのノイズよりもはるかに高いレベルまで増幅することができます。計装アンプは、ADCのアナログ入力に適した電圧を生成できるよう、最大限の柔軟性を提供してくれるのです。また、計装アンプはトリミングによって高い精度が得られるように設計されます。そのため、広い動作温度範囲にわたって性能が維持されます。加えて、電源電圧の変動にも性能が左右されません。更に、ゲインの誤差が非常に小さく、高い精度が維持されます。信号の振幅が変動した場合でも、正しい計測結果が得られます。

ADCにとっての適切な入力とは?

ADCの入力部は、駆動が容易な負荷ではありません。ADCでは、内蔵するコンデンサ(図2のCDAC)による電荷注入が発生します。フロント・エンドにおけるスイッチング動作が原因で、ADCによる量子化に向けて直線性が高く安定した信号を供給するのが難しくなるのです。ADCの入力部を駆動するドライバは、大きな電荷注入に対応し、次の変換サイクルが始まるまでに素早くセトリングを完了させなければなりません。また、ドライバのノイズと歪みがADCの分解能(ビット数)を上回るレベルに達し、計測精度を低下させることがないように注意する必要があります。

図2. ADCの入力部の駆動
図2. ADCの入力部の駆動

ADCの入力部は、駆動が容易な負荷ではありません。ADCでは、内蔵するコンデンサ(図2のCDAC)による電荷注入が発生します。フロント・エンドにおけるスイッチング動作が原因で、ADCによる量子化に向けて直線性が高く安定した信号を供給するのが難しくなるのです。ADCの入力部を駆動するドライバは、大きな電荷注入に対応し、次の変換サイクルが始まるまでに素早くセトリングを完了させなければなりません。また、ドライバのノイズと歪みがADCの分解能(ビット数)を上回るレベルに達し、計測精度を低下させることがないように注意する必要があります。その回路によって、信号に大きなノイズが加わることは許されません。また、帯域幅が制限されたり、何らかの歪みが生じたりといったことも避ける必要があります。更に、過電圧の状態から素早く滑らかに復旧することも強く求められます。

トランスデューサからの信号は、ADCのアナログ入力範囲に適合しているとは限りません。そうした場合には、その仕様に適合するようトランスデューサからの信号をシフトする必要があります。そのためには追加の回路が必要になるでしょう。その回路を構成するすべての素子は、上述したすべての要件(歪みやノイズが小さい、帯域幅が十分に広いなど)を満たしていなければなりません。

計装アンプだけでADCを直接駆動することはできないのか?

先述したように、計装アンプは多くの長所を備えています。しかし、いくつかの欠点も存在します。そのため、物理的な世界(トランスデューサ)からデジタルの世界(ADC)へのパスを完成させるには、追加の回路素子が必要になります。先述したように、ADCの入力部を駆動する際には細心の注意を払わなければなりません。実際、ADC製品の中には、非常に慎重な取り扱いを要するものもあります。そのため、従来はADCの駆動用のコンポーネントとして、計装アンプは第一の選択肢ではありませんでした。一方で、計装アンプは既にかなりの能力を備えています。したがって、更に多くの能力を求めるのは適切ではないとも言えます。

ADC用のドライバにおいて、高調波歪みの問題を克服するのは容易ではありません。歪みに関してドライバに求められる最小の要件は、以下のようにADCの分解能の関数として表すことができます。

数式1

ここで、SINADはS/N比と歪みの和であり、ENOBは有効ビット数です。ENOBが16ビットである場合、SINADは98dB以上に達します。

市販の計装アンプは、一般的にはADCの入力の駆動に適しているとは言えません。その最大の理由は、分解能の高いADCに対応できるレベルの直線性を備えていないからです。高調波歪みについて議論する際、一般的には全高調波歪み(THD:Total Harmonic Distortion)が指標として使用されます。多くの計装アンプでは、その直線性またはTHDがADCの直接駆動を妨げる最大の要因になります。複雑な波形の信号を扱う場合、いったん歪みが加わってしまうと、それが本来の信号なのかどうかをA/D変換の実施後に判断することはできません。つまり、データ・アクイジションは正しく行われないということになります。また、先述したように、ADCの入力部ではコンデンサによる電荷注入が生じます。ADC用のドライバとしては、その電荷注入による過渡的な状態に対応して直ちにセトリングを完了できるものを選択しなければなりません。

従来のソリューションの改良

アナログ・デバイセズは、従来の計装アンプが備える能力は維持しつつADCの駆動用に最適化した製品ファミリ「LT6372」を新たに開発しました。同ファミリの「LT6372-1」は、0dB~60dBのゲインに対応します。「LT6372-0.2」は、-14dB~46dBの増幅/減衰に対応する製品です。これらを使用すれば、ADCの入力部を直接駆動することができます。つまり、トランスデューサ用の高精度のインターフェースを実現するという目標を達成可能です。更に、入力部の保護機能も提供されます(図3)。

図3. トランスデューサ用の理想的なアンプ(ADC用のドライバ)
図3. トランスデューサ用の理想的なアンプ(ADC用のドライバ)

LT6372ファミリのような高精度で低ノイズの計装アンプを使用すれば、増幅段やバッファ段を追加することなく、ADCの入力部を直接駆動することができます。このことには、明らかなメリットがあります。まず、部品点数や消費電力、コスト、実装面積を削減できます。また、優れたCM除去性能と高いDC精度が得られると共に、1/fノイズを低く抑えられます。更に、ゲインの設定機能も利用できます。

ADC用のドライバとしては、高速オペアンプがよく使用されます。そうした製品の多くは、プロプライエタリなプロセスに基づいて設計/製造されており、LT6372ファミリの製品と比べて1/fノイズが大きい可能性があります。また、トランスデューサからの小振幅の信号を増幅するために、バッファ段やゲイン段を追加しなければならないかもしれません。計装アンプによってADCを直接駆動できれば、そうした回路を追加しなくても済みます。また、追加の回路によってノイズやDCオフセットが増加することはありません。加えて、それらの回路用の電圧リファレンスも不要です。

LT6372-1/LT6372-0.2は、入力インピーダンスが非常に高いという特徴を備えています。したがって、トランスデューサやそれに類似する信号源に接続しても、大きな負荷にはなりません。その状態で、信号を大きく増幅(LT6372-1)したり、減衰(LT6372-0.2)させたりする機能を提供します。また、歪みとノイズが小さいことも両製品の特徴の1つです。そのため、変換レートが最大150kSPS、分解能が16ビット以下のADCの駆動に使用した場合、高い精度で正確な変換を実現できます。図4に、各製品が達成可能な帯域幅を示しました。ゲインを様々な値に設定した場合の特性をプロットしています。

図4. LT6372-1とLT6372-0.2の周波数応答。ゲインを様々な値に設定した場合の特性を示しました。
図4. LT6372-1とLT6372-0.2の周波数応答。ゲインを様々な値に設定した場合の特性を示しました。

図5は、LT6372-1における歪みと周波数の関係を示したものです。実際に同ICとADCを組み合わせる場合には、このグラフを参考にしてください。それにより、対象となる最高周波数において、同ICの歪みがADCのTHD性能において大きな割合を占めないようにします。例えば、アナログ・デバイセズのADC「LTC2367-16」はSINADが94.7dBです。ドライバの歪みがその大部分を占めないようにするにはどうすればよいのでしょうか。図5を見ると、LT6372-1は約5kHz以下の周波数であれば、LTC2367-16用のドライバとして適切な選択肢になることがわかります。

図5. LT6372-1におけるTHDと周波数の関係
図5. LT6372-1におけるTHDと周波数の関係

ADC用のドライバとしての核心

図6に示したように、LT6372ファミリはREF1ピンとREF2ピンを備えています。これらを使用することで、分割リファレンス・アーキテクチャを実現しています。その洗練された手法を使うことで、ADCのフルスケール電圧の範囲内に収まるように信号を直接かつ効率的にシフトすることができます。このシフトの処理を行うために、電圧リファレンスなどの外付け回路を追加する必要はありません。したがって、コストの抑制、複雑さの緩和が実現されます。ほとんどの場合、REF2にはADCのVREF電圧を接続することになるでしょう(図6ではDC電圧VOCMを接続しています)。それにより、ADCのアナログ入力においてはVREF/2が中央値になります。

図6. LT6372の内部回路。分割リファレンス・アーキテクチャにより、ADCのアナログ入力範囲に適合するよう信号をシフトします。
図6. LT6372の内部回路。分割リファレンス・アーキテクチャにより、ADCのアナログ入力範囲に適合するよう信号をシフトします。

LT6372ファミリは出力クランプ機能を備えています(CLHIピンとCLLOピンを使用)。この機能は、ADCの繊細な入力部が、正負いずれかの方向の過渡現象にさらされたり、悪影響を受けたりすることがないように保護する役割を果たします。クランプ電圧までの範囲では、歪みのない出力が得られます。クランプ機能は高速に応答することに加え、リカバリ機能も備えています。いずれかの方向のクランプをトリガする過渡現象が発生したら、まずはADCを素早く保護します。問題が収まったら、素早く正常動作に復帰します。

逐次比較型(SAR)ADCの中には、アンプにとって駆動が難しいものがあります。そのアナログ入力部がアンプにとって相性の悪い負荷になってしまうからです。ADCの駆動に使用するアンプは、高いノイズ性能と高速なセトリング性能を兼ね備えている必要があります。加えて、望ましくない信号の乱れを1LSB以下に抑えるための高いDC精度も備えていなければなりません。ADCのサンプリング・レートと次数が高いほど、アンプに対しては厳しい要件が課せられることになります。

図7. SAR ADCの入力部。アクイジション・モードとサンプリング・モードの間を繰り返し遷移します。
図7. SAR ADCの入力部。アクイジション・モードとサンプリング・モードの間を繰り返し遷移します。

図7に示したのは、標準的なSAR ADCの入力部です。この種のADCの場合、その動作はサンプリング・モードとアクイジション・モードの間を繰り返し遷移するというものになります。各モードに応じ、内蔵するスイッチの状態が切り替わります。それにより、アナログ入力は、次の動作フェーズの変換処理が始まる前に、サンプリング用のコンデンサCDACに接続されます。

このフェーズが始まる前に、CDACはスイッチS2によって0VまたはFS/2といったバイアス点に達するまで放電されます。S1が閉じてS2が開くと、サンプリング期間が始まります。すると、VSHとアナログ入力の間の電位差によってCDACに過渡電流が流れ込み、アナログ入力電圧まで充電されます。サンプリング・レートの高いADCでは、過渡電流は50mAに達する可能性があります。この電流に伴うアンプの出力電圧の変動は、コンデンサCEXTによって緩和されます。とはいえ、アンプに対する影響は皆無ではなく、アクイジション期間が終了するまでにセトリングを完了させる必要があります。抵抗REXTは、CEXTからドライバを分離するために使用されます。同時に、REXTは大きな負荷となるコンデンサを駆動する際に生じる安定性への影響を緩和する役割も果たします。REXTとCEXTの値を決定する際には、1つのトレードオフが生じます。すなわち、上記の電流の流入に対する分離をどこまで強化するのか、両者で構成されるローパス・フィルタによってセトリング時間が長くなるのをどこまで許容するのかという2つの事柄について、バランスをとる必要があるということです。なお、このローパス・フィルタは、帯域外ノイズを低減してS/N比を改善するという副次的な効果をもたらします。

ADCに付加する抵抗/コンデンサの値

REXTとCEXTの値を決定するためには、多くの事柄について考慮しなければなりません。ADCの動的な応答は、FFT(高速フーリエ変換)などの手段によって確認できます。そうした応答に対して、REXTとCEXTはそれぞれ以下に示すような影響を及ぼします。

  • CEXTが及ぼす影響: 入力部で生じる電荷のキックバックを吸収する役割を果たします。それにより、電圧の変動が最小限に抑えられ、セトリング時間が改善します。
    • CEXTが大きすぎる場合:アンプの安定性に影響が及びます。ローパス・フィルタのロールオフ周波数を、信号が通過できないほど低い値にまで引き下げてしまう可能性があります。
    • CEXTが小さすぎる場合:ADCの入力部で生じる電荷のキックバックが大きくなりすぎて、所望の時間内にセトリングできなくなります。
  • REXTが及ぼす影響: アンプの出力とCEXTの間を分離する役割を果たします。その結果、安定性が得られます。
    • REXTが大きすぎる場合:セトリング時間が非常に長くなる可能性があります。ADCの入力インピーダンスが非直線的である場合には、THDが増加する可能性もあります1。更に、IRドロップによる誤差も増大してしまうかもしれません。
    • REXTが小さすぎる場合:アンプの動作が不安定になったり、その順方向パスのセトリングがCEXTに依存して妨げられたりする可能性があります。

以下では、具体的な例を基に、REXTとCEXTの値を決定する手順を示します。ADCとしては「LT2367-16」を使用し、それをLT6372-1によって駆動するケースを考えます。ADCの入力信号の最高周波数fINは2kHz、サンプリング・レートは150kSPSです。なお、以下に示す一部の式の導出方法については、稿末に挙げた参考資料1を参照してください。

【ステップ1】CEXTとして、電荷のキックバックを最小限に抑えることが可能な十分に大きい値を選択する

CEXTの値は以下の式に基づいて設定します。

Equation 2

ここで、CDACはADCの入力容量です。LTC2367-16の場合、45pFとなります。そこで、CEXTの値を以下のように設定することにします。

→ CEXT = 10nF

【ステップ2】ADCの入力電圧ステップVSTEPの値を計算する

以下の式により、ADCの入力電圧ステップVSTEPの値を計算します。

Equation 3

ここで取り上げている例の場合、具体的な値は以下のようになります。

VREF = 5V(LTC2367-16の場合)

CDAC = 45pF(LTC2367-16の場合)

CEXT = 10nF(ステップ1で設定)

これらの値を使って計算すると、以下の結果が得られます。

            → VSTEP = 22mV

なお、このVSTEPの計算式では、各サンプリング期間の終了時にCDACがグラウンドのレベルまで放電されると仮定しています(LTC2367-16はこのように動作します)。稿末の参考資料1には、VSTEPの計算式としてこれとは異なるものが掲載されています。同資料では、ADCのアーキテクチャとして異なるものを前提としているからです。そのアーキテクチャでは、CDACについては直前にサンプリングされたときの電圧が次のサンプリングのタイミングまで保持されるようになっています。

【ステップ3】セトリングするまでに、時定数の何倍(NTC)の時間が必要であるかを計算する

ここでは、電圧ステップは指数関数的にセトリングすると仮定します。その条件で、セトリングするまでに時定数(REXT×CEXT)の何倍(NTC)の時間が必要であるかを計算します。

Equation 4

ここで、VSTEPはステップ2で計算した値です。VHALF_LSBはLSB/2に相当する電圧です。分解能が16ビット、フルスケールが5Vの場合、VHALF_LSBは38μV(= 5V/217)となります。各値を代入すると、NTCは以下のように求まります。

            → NTC = 6.4

【ステップ4】時定数τを計算する

続いて、以下の式により時定数τを計算します。

Equation 5

ここで、tACQはADCのアクイジション時間です。これはtACQ = tCYC - tHOLDで決まります。サンプリング・レートを150kSPSとすると、tCYCとtHOLDはそれぞれ以下のようになります。

tCYC = 6.67〔マイクロ秒〕(= 1/150kHz)

tHOLD = 0.54〔マイクロ秒〕(LTC2367-16の場合)

したがって、tACQは6.13マイクロ秒となります。この値を使えば、式(5)からτの値が以下のように求まります。

            → τ≦0.96〔マイクロ秒〕

【ステップ5】REXTを計算する

以上の結果から、REXTの値は以下の条件を満たすように選択すればよいことがわかります。

Equation 6

この例では、以下の式を満たすように値を設定します。

            → REXT≦96Ω

以上のような計算により、ADCに付加する抵抗とコンデンサの値を決定できます。この手順に従えば、ADCのセトリングは適切に行われるはずです。REXTの計算値が大きすぎる場合には、CEXTをより大きい値に設定し直し、REXTの値を再度算出してください。そうすれば、REXTの値は小さくなります(REXTの値が小さすぎる場合も同様です)。図8のグラフは、設定したCEXTの値に対するREXTの計算値を示したものです。この例と同じ条件で値を選択する場合には、このグラフを参照することによって作業を簡素化することができます。

図8. CEXTとREXTの関係
図8. CEXTとREXTの関係

上記の手順は、REXTとCEXTの値を選択するための適切な出発点となります。選択した値を用いて回路を構築し、テストや評価を実施してください。その結果、それらの値を最適化する必要に迫られるかもしれません。その際には、両部品の値を変更することで、各種の性能に及ぶ影響について留意することが重要です。

まとめ

本稿では、トランスデューサとADCの間に適用すべき製品として、LT6372-1/LT6372-0.2を紹介しました。また、具体的な例を基に、外付け部品の値を決定する方法について詳しく解説しました。計装アンプとADCを組み合わせて所望の性能を達成するためには、どのような手順で設計を進めればよいのかご理解いただけたはずです。

参考資料

1 Alan Walsh「高精度SAR A/Dコンバータ(ADC)のフロント エンド・アンプとRCフィルタの設計」Analog Dialogue、2012年12月

Hooman Hashemi

Hooman Hashemi

Hooman Hashemiは、2018年3月にアナログ・デバイセズに入社しました。新製品の特性評価と、製品の機能と使い方を示すためのアプリケーション開発を担当しています。以前は、高速製品を担当するアプリケーション・エンジニアとしてTexas Instrumentsに22年間勤務していました。サンノゼ州立大学で1983年12月に電気工学の学士号を、サンタクララ大学で1989年8月に同修士号を取得しています。14歳になる娘がいます。