アンテナの設計を簡素化するフェーズド・アレイ向けのビームフォーミングIC

概要

無線通信システムやレーダー・システムでは、より高い性能が得られるアンテナのアーキテクチャが求められています。現在想定されている新たなアプリケーションの多くは、機械的に操作される従来のパラボラ・アンテナ(ディッシュ・アンテナ)よりも、小型で消費電力が少ないアンテナがなければ実現できません。加えて、ユーザや新たな脅威に対して直ちに照準を定めることができ、複数のデータ・ストリームを送信可能で、厳しいコスト目標の下でより長い時間にわたって継続的に稼働できることが求められます。更に、妨害信号をブロックしたり、傍受の可能性を低減したりすることが求められるケースもあります。こうした課題に対応するものとして注目を集めているのが、フェーズド・アレイをベースとするアンテナです。現在では、先進的な半導体技術を活用することにより、フェーズド・アレイ・アンテナが過去に抱えていた欠点は克服されています。その結果、この種のソリューションのサイズ、重量、消費電力は大きく削減されました。本稿では、アンテナ向けの既存のソリューションについて説明したうえで、電気的に操作されるアンテナのメリットについて簡単に解説します。続いて、半導体の進化により、電気的に操作されるアンテナのSWaP-C(サイズ、重量、電力、コスト)を改善できるということについて説明します。最後に、そうした改善を実現するアナログ・デバイセズの製品群を紹介します。

はじめに

アンテナを使って信号を送受信する無線電子システムは、100年以上前から使われています。精度や効率に加え、より高度なメトリクスが重視されるようになることに伴い、そうしたシステムは絶えず改良され続けてきました。かつて、指向性が重要な意味を持つ信号の送信(Tx)と受信(Rx)には、パラボラ・アンテナが広く使われていました。長年にわたる最適化を経て、そうしたシステムの多くは、比較的低コストで適切に動作するようになっています。機械式のアームによって放射方向を回転させるパラボラ・アンテナには、いくつかの欠点があります。例えば、操作に時間がかかる、サイズが大きい、長期的な信頼性が低い、1つの放射パターンやデータ・ストリームにしか対応できないといったことです。そこで、そのような欠点を解消しつつ新たな機能を追加できるようにするために、高度なフェーズド・アレイ・アンテナ技術に目が向けられるようになりました。電気的に操作されるフェーズド・アレイ・アンテナは、機械的に操作される従来のアンテナと比べて、数多くのメリットを備えています。例えば、小型、軽量、長期的な信頼性が高い、操作が高速、複数のビームに対応できるといった具合です。そのようなメリットを備えていることから、防衛用システムや衛星通信(SATCOM)、あるいはコネクテッド・カーなどを含む5G(第5世代移動通信システム)といった分野で採用が進んでいます。

フェーズド・アレイ技術

フェーズド・アレイ・アンテナは、複数のアンテナ素子を組み合わせることで構成されます。個々の素子の放射パターンが隣接するアンテナの放射パターンと合成されることにより、メイン・ローブと呼ばれる有効放射パターンが形成されます。このメイン・ローブによって、放射エネルギーは所望の場所に送信されます。アンテナは、不要な方向の信号に対しては破壊的に干渉するように設計されており、ヌルやサイド・ローブが形成されます。アンテナ・アレイは、メイン・ローブとして放射されるエネルギーを最大化しつつ、サイド・ローブに放射されるエネルギーを許容可能なレベルまで抑えるように設計されます。放射の方向は、各アンテナ素子に供給される信号の位相を変えることによって操作できます。図1は、線形アレイにおいて、各アンテナで信号の位相を調整することにより、有効なビームを所望の方向に向けられることを示したものです。アレイ内の各アンテナの位相と振幅をそれぞれ個別に設定することにより、所望の放射パターンを形成することができます。フェーズド・アレイには、機械式の可動部品は存在しません。このことから、ビームを高速に操作可能であることが容易に想像できるでしょう。ICをベースとする位相の調整は、ナノ秒単位で行うことができます。つまり、ユーザや新たな脅威に応じ、直ちに放射パターンの照準を変えられるということです。同様に、放射ビームをヌルに変更して干渉源を吸収し、ステルス戦闘機のように物体を不可視化することも可能です。このように、放射パターンの照準の変更やヌルへの変更をほぼ瞬時に行えるのは、機械式の部品ではなくICベースのデバイスによって、電気的に位相の設定を変更できるからです。またフェーズド・アレイ・アンテナは、複数のビームを同時に放射できるという、機械式のアンテナにはない付加的なメリットも備えています。それにより、複数の目標を追跡したり、複数のユーザに対応するデータ・ストリームを管理したりすることが可能です。これは、ベースバンド周波数帯の複数のデータ・ストリームに対するデジタル信号処理によって実現されます。

図1 . フェーズド・アレイ素子の基本的な動作を表す概念図
図1 . フェーズド・アレイ素子の基本的な動作を表す概念図

一般に、この種のアレイは、パッチ・アンテナ素子を等間隔の行列状に並べることによって実装されます。4×4の行列の場合、素子の数は計16個になります。図2に示したのは、パッチ・アンテナをラジエータとする小さな4×4のアレイです。この種のアンテナ・アレイは、かなりの大きさまで規模を拡大することが可能です。例えば、10万個以上の素子で構成される地上配備型のレーダー・システムを構成するといったことも行えます。

図2 . 4×4 のアレイによる放射パターン
図2 . 4×4 のアレイによる放射パターン

設計を行う際には、アレイのサイズと、ビームの指向性と有効放射電力に影響を与える各放射素子の出力との間のトレードオフについて検討する必要があります。アンテナの性能は、いくつかの一般的な性能指数によって予測することができます。アンテナの設計者が主に着目するのは、アンテナの利得(Gt)、実効輻射電力(EIRP)、GtとTn( ノイズ温度) の比です。これらのパラメータの値を求めるには、いくつかの基本的な式を使用します。GtとEIRPは、アレイの素子数に比例します。したがって、地上配備型のレーダーには大型のアレイが使用されることになります。数式 1

数式 2
数式 3
数式 4
数式 5

各変数の意味は以下のとおりです。

N:素子数
Ge:素子の利得
Gt:アンテナの利得
Pt:トランスミッタの合計出力
Pe:素子当たりの出力
Tn:ノイズ温度

フェーズド・アレイ・アンテナの設計におけるもう1つの重要な項目は、アンテナ素子の間隔です。素子数を設定することによってシステムの目標を定めると、グレーティング・ローブを防ぐために、アレイの物理的な径は、主に各ユニット・セルのサイズは約半波長以下にすべきであるという制約によって決まります。グレーティング・ローブは、不要な方向に放射されるエネルギーに相当します。これにより、アレイに搭載する電子部品には、小型かつ低消費電力で軽量でなければならないという厳しい要件が課せられます。半波長の間隔という条件を満たさなければならないことから、高い周波数になるほど各ユニット・セルの長さは短くなり、特に設計が難しくなります。そのため、高い周波数に対応するICについては、より集積度を高めなければなりません。また、パッケージング・ソリューションには、一層の高度化が求められます。更に、熱管理はより難易度が高くなるのにもかかわらず、より簡素化が可能な手法が必要になります。

アンテナ全体を構築しようとすると、制御線の配線、電源の管理、パルス回路、熱の管理、環境に対する配慮など、設計に関する数多くの課題が浮上します。業界では、アンテナ・アレイの小型化と軽量化が強く求められています。厚板を使った従来のアーキテクチャでは、電子部品を搭載した小さなプリント基板(厚板)が、アンテナのプリント基板の背面に垂直に配置されます。このアーキテクチャに対しては、20年間にわたり、厚板のサイズを縮小してアンテナの奥行きを抑えるための改良が絶えず加えられてきました。次世代の設計では、この厚板を使うアーキテクチャに代わって、フラット・パネルが採用されます。それによって各ICを問題なく実装でき、アンテナの基板の背面にそのまま配置できるようになり、アンテナの奥行きが大幅に縮小されて携帯型アプリケーションや飛行型アプリケーションでも使用しやすくなります。図3( 左) は、プリント基板の上面に実装された金色のパッチ・アンテナ素子を示したものです。一方、図3( 右) に示したのは、プリント基板背面に実装されたアンテナのアナログ・フロント・エンドです。これらは、アンテナのごく一部にすぎません。例えば、アンテナの一端には周波数変換段が設けられたり、1つのRF入力をアレイ全体にルーティングする分配回路が存在したりします。ICの集積度が高まれば、アンテナ設計の課題が大いに緩和されることが容易に理解できます。また、より小さな面積で、より多くの電子部品を実装できるようになれば、アンテナを小型化することが可能です。このことからも、アンテナ設計の優れたソリューションを実現するためには、新たな半導体技術が必要になることは明らかです。

図3 . フラット・パネル・アレイ。プリント基板の上面にはアンテナ・パッチが配置され、背面にはI C が実装されています。
図3 . フラット・パネル・アレイ。プリント基板の上面にはアンテナ・パッチが配置され、背面にはI C が実装されています。

デジタル・ビームフォーミングとアナログ・ビームフォーミング

過去に設計されたほとんどのフェーズド・アレイ・アンテナでは、アナログ・ビームフォーミングが使われていました。RF/IF周波数で位相の調整が行われ、アンテナ全体に対して、一式のデータ・コンバータが使用されていました。それに対し、現在では、デジタル・ビームフォーミングに対する関心が高まっています。デジタル・ビームフォーミングでは、アンテナ素子ごとに一式のデータ・コンバータを使用します。そして、FPGAを使用するか、または一部のデータ・コンバータではそれ自身によってデジタル方式による位相の調整が行われます。デジタル・ビームフォーミングには、数多くのメリットがあります。まず、多数のビームを簡単に送信できることに加え、ビームの数をほぼ瞬時に変えることも可能です。この卓越した柔軟性は、多くのアプリケーションにおいて魅力的なものとなります。言い換えれば、このことが、デジタル・ビームフォーミングの採用を促す要因になっています。データ・コンバータについては、継続的な改良が施されてきた結果、より少ない消費電力で、より高い周波数で動作するようになっています。LバンドやSバンドにおけるRFサンプリングが可能になり、レーダー・システムにも適用できます。アナログ・ビームフォーミングとデジタル・ビームフォーミングのうち、どちらを採用するか検討する際には、複数の項目について考慮する必要があります。決断を左右する主要な項目は、必要なビーム数、消費電力、コスト目標です。デジタル・ビームフォーミングは、素子ごとにデータ・コンバータを使用するので、一般的に消費電力が多くなります。一方で、柔軟性が高く、複数のビームを容易に生成できるというメリットが得られます。妨害信号をブロックするためのビームフォーミングは、D/A変換後のデータを使って行われます。そのため、使用するデータ・コンバータには、より高いダイナミック・レンジが必要になります。アナログ・ビームフォーミングでも複数のビームに対応することはできますが、ビームごとに位相を調整するためのチャンネルを追加する必要があります。例えば、100ビームのシステムを構成するには、1ビームのシステムと比べて100倍のRF位相シフタが必要になります。そのため、必要なビームの数に応じ、データ・コンバータと位相調整用のICのコストが検討結果に大きな影響を及ぼす可能性があります。同様に、消費電力は、一般的に受動的な位相シフタを使用できるアナログ・ビームフォーミングの方が少なく抑えられます。但し、ビームの数を増やすことに伴い、分配回路を駆動するために利得段を追加しなければならなくなると、消費電力も増加します。これに対する一般的な妥協策が、ハイブリッド・ビームフォーミングです。これは、アナログ・ビームフォーミングのサブアレイの後段にサブアレイの信号に対してデジタル処理を施す回路を追加することで実現します。この方式には注目が集まっており、今後ますます進化していくことが予想されます。

半導体技術の進化

標準的なパルス・レーダー・システムは、信号を送信し、物体で反射したパルスを受信することによって、アンテナの視野をマッピングします。これまで、この種のアンテナのフロント・エンドには、主にGaAs技術をベースとするディスクリート部品が使われてきました。各種のICを使用して構成したフェーズド・アレイ・アンテナは、図4のようなものになります。ご覧のように、各アンテナ素子の位相を調整する(最終的にはアンテナを操作する)位相シフタ、ビームを減衰させる減衰器、信号の送信に使われるパワー・アンプ(PA)、信号の受信に使われる低ノイズ・アンプ、送信と受信の切り替えを行うスイッチで構成されています。過去の実装では、各ICは5mm×5mmのパッケージを採用していました。より高度なソリューションでは、集積度が高いシングルチャンネルのモノリシック型GaAs ICが使用される場合もあります。

図4 . フェーズド・アレイ・アンテナの標準的なRFフロント・エンドの例
図4 . フェーズド・アレイ・アンテナの標準的なRFフロント・エンドの例

現在、フェーズド・アレイ・アンテナの普及を支えているのは半導体技術です。SiGe BiCMOS、SOI(Silicon on Insulator)、バルクCMOSの先進的な微細プロセス・ノードにより、アレイの操作を制御するためのデジタル回路と、位相と振幅を調整するためのRF信号パスが、1つのICとして実現されるようになりました。今日では、4つのチャンネルで利得と位相を調整する構成により、ミリ波に対応するシステムをターゲットとして、最大32チャンネルを備えるビームフォーミング用のICを実現することが可能です。消費電力を下げることに焦点を絞ったものとして、上記すべての機能を備えるシリコン・ベースのICがモノリシック型ソリューションとして提供されているケースもあります。大出力のアプリケーション向けには、電力密度が非常に大きくフェーズド・アレイ・アンテナのユニット・セルに搭載可能なGaNベースのPAが提供されています。従来は、進行波管(TWT)ベースのPAか、比較的低出力のGaAsベースのPAが使われていました。飛行型アプリケーションについては、GaN技術による電力付加効率(PAE)のメリットを活かしたフラット・パネル・アーキテクチャが採用される傾向が見られます。GaN技術が進化したことから、大規模な地上配備型のレーダーにおいても、TWTを採用するパラボラ・アンテナから、フェーズド・アレイをベースとするアンテナへの移行が可能になっています。現在では、モノリシック型のGaNICによって、50%を超えるPAEで100Wを超える出力を達成することができます。このレベルのPAEに、レーダー・アプリケーションの低いデューティ・サイクルを組み合わせることで、アンテナ・アレイのサイズ、重量、コストを削減することが可能です。GaNには、純粋に出力が大きいということ以外にも、既存のGaAs ICより小型化できるという付加的なメリットがあります。6W~8W出力のXバンド向けGaN PAを例にとると、GaAsベースのものと比べて実装面積を50%以上削減できます。フェーズド・アレイ・アンテナのユニット・セルに収めようとする場合、この実装面積の違いは大きな意味を持ちます。

アナログ・デバイセズのアナログ・フェーズド・アレイIC

アナログ・デバイセズは、レーダー、衛星通信、5Gなどのアプリケーションをサポートすることを目的として、集積度の高いアナログ・ビームフォーミングICを開発しています。X/Kuバンドに対応するビームフォーミングIC「ADAR1000」は、トランスミッタとレシーバーを集積しています。TDD( 時分割複信) モードで8GHz~16GHzの周波数範囲に対応する4チャンネルのデバイスです。その動作は送信モード、受信モードに切り替えることができ、Xバンドのレーダー・アプリケーションやKuバンドの衛星通信に最適です。4チャンネルを備えるICが、フラット・パネル・アレイに搭載しやすい7mm×7mmの表面実装型QFNパッケージに収容されています。チャンネル当たりの消費電力は送信モードでわずか240mW、受信モードで160mWです。送信チャンネルと受信チャンネルは、アナログ・デバイセズのフロント・エンド・モジュールに適合するように設計されています。図5は、利得と位相の制御性能を示したものです。360°の位相全体をカバーしつつ、2.8°未満の位相分解能に対応しています。また、31dB以上の利得制御が可能です。ADAR1000は、最大121のビームの状態を保存できるメモリを内蔵しています。ここで言う1つの状態には、IC全体の位相/利得の設定が含まれます。トランスミッタは15dBmの飽和電力で約19dBの利得を提供します。受信利得は約14dBです。その他の主要な指標として、利得制御に伴う位相の変化は、20dBの範囲で約3°です。同様に、位相制御に伴う利得の変化は360°の位相範囲全体で約0.25dBであり、簡単にキャリブレーションすることができます。

図5 . ADAR1000 の送信利得/ リターン損失と位相/ 利得制御( 周波数は11 . 5 G H z )
図5 . ADAR1000 の送信利得/ リターン損失と位相/ 利得制御( 周波数は11 . 5 G H z )

このビームフォーミングICは、アナログ・フェーズド・アレイや、アナログ・ビームフォーミングにある程度のデジタル・ビームフォーミングを組み合わせたハイブリッド・アレイ・アーキテクチャ向けに開発されたものです。アナログ・デバイセズは、アンテナの領域からビット・データの領域までを網羅する包括的なソリューションを提供しています。そのソリューションには、データ・コンバータ、周波数変換器、アナログ・ビームフォーミングIC、フロント・エンド・モジュールなどが含まれます。また、複数の機能の統合とICの最適化を適切に行ったチップセットにより、アンテナの設計をより容易に行えるようにしています。

図6 . フェーズド・アレイ向けのIC 製品群。詳細についてはanalog.com/jp/phasedarrayをご覧ください。
図6 . フェーズド・アレイ向けのIC 製品群。詳細についてはanalog.com/jp/phasedarrayをご覧ください。

Keith Benson

Keith Benson

Keith Benson は、2002 年にマサチューセッツ大学アマースト校で電子工学の学士号を取得しました。また、2004年にはカリフォルニア大学サンタバーバラ校で電子工学の修士号を取得しています。Hittite Microwave において、RF 対応のエレクトロニクスで使用される IC の設計に長く携わりました。その後、無線通信リンクを対象にした IC 設計チームを管理する役職に就きました。2014 年にアナログ・デバイセズが Hittite Microwave を買収したことに伴い、アナログ・デバイセズの RF/マイクロ波アンプとフェーズド・アレイ IC の製品ラインを担当するディレクタの職に就きました。アンプ技術に関する 3 件の米国特許を保有しています。