基地局設計におけるJESD204Bシリアル・インターフェースの機能を最適化するクロック・ジッタ・アッテネータ「HMC7044」を発表

2015年09月09日 -東京
  • アナログ・デバイセズ社(NASDAQ:ADI)は本日、基地局の設計において使用される高速データ・コンバータおよびFPGA(フィールド・プログラマブル・ゲート・アレイ)接続向けJESD204Bシリアル・インターフェース規格をサポートする、高性能クロック・ジッタ・アッテネータ「HMC7044」を発表しました。JESD204Bインターフェースは高データレート・システムの設計ニーズに対応するために特別に開発された規格です。3.2GHzのHMC7044クロック・ジッタ・アッテネータは、このJESD204B規格のユニークな機能をサポートし、強化する機能を内蔵しています。50fsのジッタ性能を実現することにより、高速データ・コンバータのS/N比およびダイナミック・レンジを改善します。さらに、14個のローノイズでコンフィギュレーション可能な出力を提供し、様々なコンポーネントをインターフェースする上での柔軟性を実現します。HMC7044の広範囲のクロック・マネジメントと配分機能により、基地局の設計者は単一のデバイスで全クロック設計を構築することが可能になります。

     

    基地局アプリケーションには、FPGAと連携させるデータ・フレームを要求する、多くのシリアルJESD204Bデータ・コンバータ・チャンネルが含まれています。HMC7044クロック・ジッタ・アッテネータは、データ・コンバータ・システムにおいて、ソース同期で調節可能なサンプルおよびフレーム・アラインメント(SYSREF)クロックを生成することにより、JESD204Bシステム設計を簡素化します。HMC7044は、2個のフェーズ・ロック・ループ(PLL)と、相互にオーバーラップした2個のオンチップ電圧制御発振器(VCO)を特長としています。2個のPLLのうち、一方のPLLは、ローノイズの電圧制御クロック発振器(VCXO)を比較的ノイズの多いリファレンスにロックします。もう一方のPLLは、VCXO信号をVCO周波数まで高めるとともに、ノイズが入って来ることを防ぎます。HMC7044のアーキテクチャは、携帯電話インフラストラクチャ用JESD204Bクロック生成やワイヤレス・インフラストラクチャ、データ・コンバータのクロッキング、マイクロ波ベースバンド・カード、その他の高速通信アプリケーション向けに低い位相ノイズで、かつ全体としてジッタの少ない優れた性能を提供します。

     

    HMC7044クロック・ジッタ・アッテネータの主な特長

    • JEDEC JESD204Bをサポート
    • 超低RMSジッタ:50fs(12KHz~20 MHz、Typ)
    • ノイズ・フロア:-162dBc/Hz @2457.6MHz
    • 低い位相ノイズ:<-142dBc/Hz @出力周波数800kHz~983.04MHz
    • PLL2から最高14デバイスの差動クロックを生成
    • 外部VCO入力は最高5GHzまでサポート
    • オンボード・レギュレータが優れたPSRRを提供

     

    価格と供給について

    下記表中の価格は米国での価格です。

    製品 サンプル
    出荷
    量産出荷
    1,000個受注時
    の単価
    パッケージ
    HMC7044 出荷中
    Q415 12.75ドル
    68ピン 10mm x 10mm
    LFCSPパッケージ

     


  • アナログ・デバイセズについて
  • アナログ・デバイセズは、半導体製品とソリューションを提供しています。
    1965年に設立され、世界をリードする信号処理技術で「アナログとデジタル」「夢と現実」との懸け橋を担ってきました。
    50周年という節目を迎え、「想像を超える可能性を」という新たなスローガンを掲げ、イノベーションを加速し、ブレークスルーを生むソリューションをお客様と共に切り拓いていきます。http://www.analog.com/jp
  • Editor's Contact Information
Stay Informed