引言
经过大量测试后,MAX5943单端口和MAX5944双端口FireWire限流器以及低压降“或”逻辑开关控制器已在Underwriters Laboratories, Inc.®的元件认证流程下通过UL认证,也就是说,该电路(不是电路中的元件)已通过UL认证。为了帮助设计者实现该UL认证电路,本文不仅提供了每个电路的原理图,也提供了每个电路的材料清单(BOM),并详细说明了UL认证对元件的要求。对基本电路或电路中载流元件(检流电阻或MOSFET开关)的任何改动,都需要额外的UL检测才能通过UL认证。不过,如果只是增大检流电阻值以降低限流,则不需要进行其它安全检测。
为了达到UL的安全规范要求这些电路均需要串联一个保险丝,以便当三个MOSFET或BJT端之间的任意一个元件失效时(开路或短路)仍可保证安全工作。这些电路使用两个串联MOSFET,两个MOSFET中的任何一个均可承受漏源短路电流,不会危及整个电路的安全性,以满足UL的安全要求。在MOSFET栅极和控制器之间放置了一个由4只电阻、2只PN晶体管构成的隔离网络,来自控制器的栅极控制信号(双端口电路的每个通道)通过隔离网络驱动两个MOSFET,UL测试采用12V电源。
电路说明
图1给出了使用MAX5943A实现的单端口FireWire保护电路。输入端VIN施加7.5V至37V电源,负载接在6引脚IEEE 1349连接器输出端的引脚1和2之间。负载电流流过检流电阻R2,在MAX5943A控制器的引脚16和15之间产生电流检测电压。当该电压达到门限值50mV ±5%时,MAX5943A控制输出电流使检流电压保持不变。如果该过程的持续时间超过2ms,控制器将自动断开负载,电流值可能是低于50mV门限的任意值。
稳定状态下,GATE2的驱动电平比VIN高出大约5.5V,以增强MOSFET N2的导通能力。当输出电流达到限流值时,GATE2的电压降低使电流保持在设定值,直到限流持续时间超时或输出电流跌落到设定值以下。断开负载后,GATE2电压迅速降为零,发出故障报警信号,控制器等待256ms后尝试重新启动。如果还处在过载状态,超时检测和自动重试将交替进行,限流占空比控制在0.8%以下。由此,电路可在连续短路条件下安全工作。
该电路提供:
- 次连接或过流故障下的2.5A (可调)负载限流
- 出现过大负载电流断开负载之前具有2ms (可调)限流超时
- 故障关断条件下尝试自动重试
- 连续故障条件下,限流占空比< 0.8%
- 6.5V欠压关断保护
- 多电源应用中提供“或”逻辑低压差特性
- 故障报警
MOSFET N1是“或”逻辑器件,允许输出由多个供电电路。当外设电源超过系统电源电压,“或”逻辑电路可防止外围供电设备向系统倒灌电流。当负载电流很低时,N1关断,电流单向流过其体二极管。当检流电阻R2两端的电压达到5mV (负载电流 = 0.25A)时,N1导通以实现低压差“或”逻辑功能。如果另一个电路提供的电压大于VIN - VF (N1BODY DIODE),则没有电流流过VIN。
在有保险丝的电路中,不需要Q1、R3、R4、R5和R6和开关N2,只需一个MOSFET。本电路中没有保险丝,串联MOSFET N2A和N2B,确保在两者中的任一个失效时安全断开负载¹。Q1和4个电阻隔离两个MOSFET的栅极,尽管它们都由U1的GATE2输出驱动。当GATE2为高电平导通MOSFET时,R5和R6提供栅极隔离;当GATE2为低电平时,R3、R4和Q1提供栅极隔离;它们还允许MOSFET栅极电容快速放电,迅速关断。
U1的3、4、5、6和8端的连接为可选项,用于改进不同条件下的工作。连接tim可在220µs到175ms之间调整限流超时时间;连接ilim将断路器门限调节至40、50或60mv;连接latch可以设置闭锁或重试故障管理;连接or_adj可将“或”逻辑开关导通门限设置在5、7.5或10mv。连接onq1可以禁止“或”逻辑功能。关于连接细节可参考max5943a数据资料。VPULLUP必须接至VIN或其他的电源以便读取fault信号(低电平有效)。
其他电路细节:
- 对于始终保持工作状态的电路,可能并不需要电容C1,但在测试电路中必须使用C1,这样可以抑制由于负载快速断开引起的输入电压振铃(在电路板测试中可能使用基于电感的电源)。对某些电源,或电源线较长,
- 应该在测试板的外侧并联较大的输入电容。
- 在输出端并联电容C4用于保护U1,U1控制器断开N2时,该电容可以抑制负载断开时的输出电压振铃。
- 电阻R7用于N2关断时C3和C4的放电通路。
- 电感L1和电容C4用来抑制串入保护电路的高频噪声;100MHz时,测得L2阻抗为250Ω。
- R2-C2在VIN与U1 ON端之间构成RC滤波器。该端驱动为低电平时关断控制器。可在C2两端连接电阻,使低压锁定(UVLO)值高于默认值(约6.5V)。引脚1的ON门限为1.24V。
图2给出了双端口FireWire保护电路,除了没有“或”逻辑MOSFET驱动外,其工作原理与图1电路类似。可在N1、N2之前加“或”逻辑MOSFET,只需将GATE1A和GATE1B分别接到相应的“或”逻辑MOSFET的栅极,然后将引脚4 (ONQ1)接地,而不是接VIN。当每个通道出现单个元件失效时,能够提供与单端口电路一样的保护功能。
MAX5943A和MAX5944的工作电压范围是7.5V到37V,满足FireWire规范。UVLO电压约为6.5V,VIN < 6.5V并且VON < 1.24V时,外置MOSFET保持关断。为抑制VIN上的瞬态信号,VON通过R1/C2 RC延时网络连接至VIN。若希望UVLO > 6.5V,可在C2两端并联电阻,设定希望的导通电压,VON门限1.24V。
UL认证
UL认证可以拓展到MAX5943A和MAX5944以下电路,特定的N1、N2参数和模式,0.02Ω 0.25W检流电阻。用于MOSFET散热的等效敷铜区域以及2ms的默认限流超时时间(将TIM接至VIN)。当限流检测电压为50mV、检流电阻为0.02Ω,限流值设置在2.5A。较低的限流值仍符合UL认证标准,但较高的电流值未经过认证。按照UL惯例,允许使用同样的检流电阻和MOSFET,但不能保证对电路或元件修改后仍可通过UL认证。UL测试使用12V电源。
将TIM连接至VIN,限流超时时间为缺省值(2ms),该条件下已通过UL认证。启动期间,如果C3电容较大,充电电流会达到限流值。使用大电容可能导致充电时间超过2ms的限流超时,从而引起MAX5943A/MAX5944关断。使用较大电容C3时,可增加限流超时(超过2ms的缺省值)。对该系统的UL认证主要考虑的是MOSFET的安全功耗限制,较长的限流超时意味着较高的MOSFET峰值结温(短路时)。这样,如果限流超时设定值大于缺省值2ms,将难以通过UL认证。
双端口系统被UL指定为"低压固态过流保护器,型号MAX5944—用于FireWire保护电路中,版本1"。
单端口系统被UL指定为"低压固态过流保护器,型号MAX5943A—用于FireWire保护电路中,版本2"。
PCB布局
单端口FireWire保护电路的PCB布局详见图3、4和5;双端口FireWire保护电路的PCB布局详见图6、7和8。注意,在两个电路中,敷铜散热区域与检流电阻和每个MOSFET有关。虽然重新设计的电路应提供足够的MOSFET散热敷铜区,以保证在最大负载或短路情况下将MOSFET结温峰值限制在安全范围内,布局细节不属于UL认证内容。关于热计算请查阅每个MOSFET的瞬态热特性。
结论
本应用笔记介绍了通过UL认证,用于单端口系统(MAX5943A)和双端口系统(MAX5944)的FireWire保护电路。为了帮助设计人员实现这些电路,本文详细说明了电路原理和操作方法,元件参数以及PCB布局,同时也讨论了UL认证对系统的限制。需要注意的是,电路本身通过UL认证,而不是电路中的每个元件。因此,对基本电路或载流元件的任何改动,都要求电路进行额外的UL测试才能通过UL认证。
材料清单
Designation | Quantity | Description | Manufacturer and Part No. |
C1, C3 | 2 | Ceramic capacitor 1µF 20% 50V X7R 1206 | TDK C3216X7R1H105K |
C2 | 1 | Ceramic capacitor 10nF 10% 50V X7R 0603 | TDK C1608X7R1H103K |
C4 | 1 | Ceramic capacitor 100nF 10% 50V X7R 0603 | TDK C1608X7R1H104K |
J3 | 1 | Connector female IEEE 1394 PC-mount right-angle | Assmann Electronic Components A-IE-S-DIP-R, Astron Technology Corp. 21-0103-6-1T, Cypress Industries 85-32007-101 |
L1 | 1 | Inductor SMT 250Ω at 1MHz, 2.8A, 50mΩ 0805 | Ceratech HH-1T2012-251, World Products WPBH-T2012-251T |
N1 | 1 | MOSFET N-channel 58mΩ, 3.9A, 40V SOT23 | Vishay Si2318DS |
Q1 | 1 | Transistor bipolar pnp dual SOT23-6 | DMMT3906W |
R1 | 1 | Resistor SMT 200kΩ 0402 | |
R2 | 1 | Resistor SMT 0.02Ω 1% 0.25W 0805 | Cyntec RL1220T-R020-FN |
R3, R4 | 2 | Resistor SMT 1kΩ 0402 | |
R5, R6, R7, R8 | 4 | Resistor SMT 100kΩ 0402 | |
U1 | 1 | IC controller hot-swap ORing QSOP-16 | Maxim MAX5943AEEE |
材料清单
Designation | Quantity | Description | Manufacturer and Part No. |
C1, C3, C5 | 3 | Ceramic capacitor 1µF 20% 50V X7R 1206 | TDK C3216X7R1H105K |
C2 | 1 | Ceramic capacitor 10nF 10% 50V X7R 0603 | TDK C1608X7R1H103K |
C4, C6 | 2 | Ceramic capacitor 100nF 10% 50V X7R 0603 | TDK C1608X7R1H104K |
J1, J2 | 2 | Connector female banana uninsulated | |
J3, J4 | 2 | Connector female IEEE 1394 PC-mount right-angle | Assmann Electronic Components A-IE-S-DIP-R, Astron Technology Corp 21-0103-6-1T, Cypress Industries 85-32007-101 |
L1, L2 | 2 | Inductor SMT 250Ω at 1MHz, 2.8A, 50mΩ 0805 | Ceratech HH-1T2012-251, World Products WPBH-T2012-251T |
N1, N2 | 2 | MOSFET N-channel dual 47mΩ, 6A, 40V 1212-8 Pwr Pkg | Vishay Si7222DN |
Q1, Q2 | 2 | Transistor bipolar pnp dual SOT23-6 | DMMT3906W |
R1 | 1 | Resistor SMT 200kΩ 0402 | |
R4, R5, R12, R13 | 5 | Resistor SMT 1kΩ 0402 | |
R6, R7, R8, R9, R10, R11, R14, R15 | 8 | Resistor SMT 100kΩ 0402 | |
U1 | 1 | IC controller hot-swap ORing dual SO-16 | Maxim MAX5944ESE |
附录
N2A、N2B、Q1A、Q1B中单个元件失效分析(见图1)
用图1给出的电路可估算单个元件失效的影响,最后判断是否可以去掉防止输出短路的保险丝。
Q1A、Q1B、N2A或N2B中有一个出现故障时,即使在输出短路的情况下,该电路也不会出现严重过流。此处所说的故障指的是N2A、N2B、Q1A或Q1B的三端中任意两端短路。
附录参考波形及测量条件如下:CH1 = VOUT、CH2 = N2BGATE、CH3 = N2AGATE、CH4 = IOUT (5A/div)。输出端短路时,N2A、N2B、Q1A或Q1B不短路。
以下波形均包括上述4个示波器测试波形(见标签)。输出短路测试持续1ms,输入电压12V。除检测短路外,还检测了100Ω,对应于120mA的负载。
最初,快速比较器检测到过流并关断两个栅极。
大约0.5ms之后,两个栅极电压均上升并稳定在VGS。此时支持的限流值为2.5A (编程设定)。
在1ms时去掉短路,所有的波形都回到正常状态。
如果短路状态超过1ms,在2ms限流超时后器件关断,之后等待256ms后重启。该过程一直持续到短路故障消除。
- Q1A或Q1B基极-发射极短路相当于用一个1kΩ电阻将100kΩ栅极串联电阻旁路,不会引起故障。
- Q1A或Q1B基极-集电极短路相当于GATE2和输出之间短路,所有FET均不导通。如果之前电路是导通的,此时电路将会安全关断。
- N2A或N2B栅极-源极短路会关断相应的MOSFET,使电路安全关断。这和上述2项描述的Q1A或Q1B集电极-发射极短路情况类似,只是另一个MOSFET导通(因为其栅极电压比输入电压高大约4V)。
- N2A或N2B漏极-源极短路不会造成故障。
Q1A或Q1B集电极-发射极短路相当于在栅极和输出之间连接了1kΩ电阻。输入、输出之间无负载电流流过;此时电路不工作,但处于安全状态。虽然没有负载时输出最终会上升(约0.5µs后),但连接一个合理的负载电阻后输出将不会上升。也就是说,即使空载时输出上升,一旦连接负载后输出会降低。相应的栅极驱动电压约为0V时,由于大约40µA的上拉电流流过GATE2与GND之间的100kΩ + 1kΩ串联电阻,会使GATE2端和另一栅极高于GND大约4V。
当N2和GD短接时,N2栅极电压等于输入电压,使N2的源极电压为VGS(TH) (低于栅极电压)。N2漏源电阻约为10Ω。
N2持续处于栅极-漏极短路状态将造成N2各引脚间短路,电路工作过程如下(VIN = 12V)
- 情况1:GATE2 = 高电平,栅极上拉电流为45µA (典型值)。高电平试图达到VIN + 5.5V,但全部45µA电流将消耗在栅极电阻(100kΩ)上,这样实际VGS(ON)降低到45µA x 100kΩ = 4.5V。
- 情况2:由于输出短路GATE2被快速拉低,拉电流≥ 125mA (可能高达1A)。条件是:
- VOUT ≈ 0V
- GATE2 (引脚12)将Q1A和Q1B的基极电流(125mA)导引至GND
- Q1A和Q1B基极电压 ≈ 0V
- Q1A发射极电压 ≈ 0.6V,1kΩ电阻(连接N2A栅极和Q1A发射极)流过11.4mA电流
- Q1B发射极电压 ≤ 0.6V,Q1B将N2B栅极快速拉低至VOUT ≈ 0V
- N2B快速关断
附加信息:
VIN = 14V, CH1 = VOUT, Ch2 = VGN2B, CH3 = VGN2A, CH4 = IOUT (如未加说明5A/div)