AN-2623: 利用 ADF4382/ADF4382A/ADF4383 快速校准特性实现快速跳频应用

下载 PDF

引言

在许多锁相环(PLL)频率生成应用（如采用快速跳频的相控阵和通信系统）中，尽量缩短频率切换所需的时间至关重要。ADF4382/ADF4382A/ADF4383 引入了快速校准特性，能够显著缩短总锁定时间并实现快速频率转换。

ADF4382/ADF4382A/ADF4383系列PLL器件内置一个具备双内核和512个重叠频段的VCO，能够覆盖非常宽的基频范围。默认用于选择输出频率的方法会使用内部自动校准例程，根据设定的RF输出频率和工作温度，选择适当的VCO内核和频段。每次频率变更，此例程至少需要100μs。

切换频率时的总锁定时间包括自动校准时间和环路滤波器内的调谐电压(VTUNE)建立时间。通过快速校准，用户可以在切换VCO频段时绕过全自动校准过程，从而显著缩短总锁定时间。

本应用笔记概述了快速校准配置程序，解释了背后的工作原理，并提供了示例结果。

锁定时间贡献因素

锁相环锁定时间是指从前一输出频率切换到新输出频率并完成锁定所需的时间。在此期间，器件处于未锁定状态。图1显示了理想化的频率变更过程。锁定时间包括两部分：自动校准时间和环路滤波器内 VTUNE电压的建立时间。

图 1. 锁相环锁定时间

总锁定时间测量的起点是频率开始改变的时间点。对于ADF4382/ADF4382A/ADF4383，此时间点是在写入N_INT位域（寄存器0x010）以触发校准之后。频率在该寄存器写入期间SPI时钟信号的最后一个上升沿开始改变，如图2所示。

图 2. 频率开始改变

器件被视为已锁定的时间点取决于用户应用规范。例如，某些应用采用的建立阈值参数可能是频率、相位或调谐电压建立窗口。使用的阈值可能1ppm、10ppm或某个明确的频率或电压窗口。在本应用笔记中，为了确保结果的统一性，我们使用 30kHz的建立窗口作为建立带宽。这意味着，当器件稳定在最终频率的30kHz范围内且再未超出30kHz窗口时，即判定器件已锁定。

图 3. 30kHz 建立窗口示例

自动校准

自动校准是根据用户定义的整数和小数字来选择适当的内核和频段值的默认方法，通过设置EN_AUTOCAL = 1（寄存器0x0020的位7）来使能。通过写入N_INT（寄存器0x0010）设置新频率时，就会触发自动校准例程。自动校准例程首先选择正确的内核，然后在所选内核的512个频段中选取一个来实现所需的输出频率。选定的频段基于工作温度（-40℃至105℃）。例如，当器件工作在较高温度时，选择与较高 VTUNE电压对应的频段来提供输出频率。同样，在较低温度下运行时，选择具有较低VTUNE电压的频段。使用自动校准的一个优点是，一旦锁定了选定的频率，它就会在器件的整个工作温度范围（-40℃至105℃）内保持锁定，而无需重新运行自动校准,也就是所谓的“锁定后保持”范围。

所用的默认自动校准时间为250μs，如果应用中更注重的是“锁定后保持”范围而不是减少锁定时间，则建议使用此默认时间。在整个温度范围内保证“锁定后保持”性能的前提下，可实现的最短自动校准时间为100μs。有关自动校准的更多信息，请参阅ADF4382/ADF4382A/ADF4383数据手册。

图4展示了频率与时间的关系：首先是自动校准期间内核或频段的选择，然后是选定频段内VTUNE电压建立所导致的频率建立。

图 4. 自动校准时序图

环路滤波器建立

VTUNE电压建立时间取决于环路滤波器元件的配置。与使用窄带宽环路滤波器相比，使用宽环路带宽配置时，建立时间显著缩短。图5所示的环路滤波器设计针对 FPFD = 250MHz的整数模式输出频率，在此环路滤波器下，典型 VTUNE建立时间小于10μs。当需要分数模式输出频率时，可使用附加元件来降低较大偏移下的Σ-Δ调制器(SDM)噪声。环路滤波器电路中使用的电容值越大， VTUNE建立时间就越长。

图 5. 宽带宽环路滤波器

使用快速校准时， VTUNE 建立时间在总锁定时间中占主导地位。当锁定时间是系统的关键要求时，应仔细考虑环路滤波器的设计。ADISimPLL可用来精准设计和模拟环路滤波器相位噪声响应。

快速校准的概念

快速校准会使用查找表(LUT)方法来存储器件在倍频程范围内32个点的内核值和频段值，存储操作是在快速校准生成阶段进行。为了获得这些内核值和频段值，在器件初始化之后，会对32个输出频率中的每一个进行自动校准（参见“快速校准程序”部分）。此操作在执行快速校准LUT生成步骤时自动执行，无需用户单独设置每个频率。在LUT生成阶段之后，用户发起的任何频率变更都通过快速校准来执行。

快速校准会根据用户选定的频率来执行插值，以获得介于两个LUT频率点之间的正确内核和频段值。每个频率的快速校准时间小于2μs，整体锁定时间因此显著缩短。图6中的示例曲线显示了在倍频程范围内生成的32个LUT点和快速校准中使用的插值频段值。

图 6. LUT 插值

查找表比例

可用于生成LUT的最大PFD（鉴频鉴相器）频率为125MHz。如果正常运行期间（LUT生成后）所需的fPFD超过125MHz，则必须使用一个≤125MHz的按比例缩小的初始PFD频率（称为fPFD_LUT）来生成LUT。

PFD_LUT 必须在参考信号路径中设置，可以通过相应 地调整参考分频器(R_DIV)值（寄存器0x20的位[5:0]）来实现。

LUT比例值决定了应用于LUT值的比例因子，它是根据所需的工作fPFD与LUT生成fPFD_LUT之间的比率计算得出的。比例因子通过LUT_SCALE寄存器（寄存器0x4F的位[7:0]）配置，并使用式1计算。

Equation 1
  • 示例1：如果正常运行期间用户配置使用fPFD= 125MHz ，则fPFD = fPFD_LUT。LUT_SCALE计算如下：
Example 1 Equation

R_DIV与用户配置的值保持不变。

  • 示例2：如果正常运行期间用户配置要求 fPFD = 250MHz，则必须首先在125MHz频率生成32个LUT点。LUT_SCALE计算如下：
Example 2 Equation

在这种情况下，R_DIV应递增，以便在生成LUT之前额外除以一个因子2。

  • 示例3：如果正常运行期间用户配置要求 fPFD = 150MHz，则可以在75MHz频率生成LUT表 。LUT_SCALE计算如下：
Example 3 Equation

R_DIV必须再次递增，以便在生成LUT之前额外除以一个因子2。

  • 示例4：如果正常运行期间用户配置要求 fPFD = 500MHz，则LUT生成期间fPFD_LUT= 125MHz。LUT_SCALE计算如下：
Example 4 Equation

在这种情况下，R_DIV应递增，以便在生成LUT之前额外除以一个因子4。

快速校准程序

图7. 快速校准配置概览

配置器件进行快速校准主要有3个步骤。具体如下：

  1. 器件初始化：首先必须为器件提供必要的电源电压，并根据用户配置，写入寄存器内容以进行初始化。完整的寄存器映射详细信息参见ADF4382/ADF4382A/ADF4383数据手册。
  2. 配置快速校准：初始化后，会生成一个32点的LUT并存储在器件内存中。为此，需要对器件倍频程范围内的32个输出频率进行自动校准，以获得每个频率的内核和频段信息。另外，此步骤还会更新 VTUNE系数，通过调整参考分频器，为LUT生成设置适当的 fPFD_LUT，并相应地设置LUT_SCALE。
  3. 使能快速校准：生成LUT并存储值后，即可使能快速校准。为此，需要禁用自动校准模块，并设置快速校准使能位域(EN_LUT_CAL = 1)。如果fPFD ≠ fPFD_LUT，则参考分频器也必须恢复 为用户配置。

以下步骤详细说明了完整的快速校准配置过程。假设器件已经利用必要的电源上电，并根据用户配置采用正确的寄存器内容进行了初始化。本例使用的器件是ADF4383，其 fPFD= 250MHz.

  1. VTUNE 温度系数设置如下：
    1. VPTAT_CALGEN （寄存器 0x44 位 [6:0] ） = 0x07
    2. VCTAT_CALGEN（寄存器0x45位[6:0]）= 0x15
  2. 确定 fPFD_LUT（参考“查找表比例”部分）。在 这个例子中，fPFD_LUT = 125MHz，因为fPFD = 250MHz是其整数倍。
  3. 设置R_DIV（寄存器0x020的位[5:0]）除以额外的因子2。在这种情况下，正常运行期间fREF = fPFD。因此，为了设置fPFD_LUT =125MHz，R_DIV = 2是更新后的值。
  4. 设置EN_LUT_GEN = 1（寄存器0x36的位[1]）以使能查找表生成。
  5. 根据fPFD和所使用的器件，计算基频范围内最低 输出频率(fRFOUT_MIN)所需的N_INT整数N值。对 于ADF4383，最低基础输出频率为10GHz。所以：
             Equation 2
  6. 通过设置N_INT（寄存器0x10的位[7:0]和寄存器0x11位的[11:8]）= NMIN = 80来选择最低RF输出频率。
    此步骤会生成器件倍频程范围内RF输出频率的32点查找表，并将这些值存储在器件存储器的地址0x201至0x273之间。
    注意，在此步骤中，应设置INT_MODE（寄存器0x15的位2）= 1，以确保选择最低倍频程输出频率，即不使用先前写入值中的小数字。
  7. 读取FSM_BUSY（寄存器0x58位[1]）。读回的值必须为0，以确保查找表生成已完成。
  8. 计算并设置器件的LUT_SCALE（寄存器0x4F的位[7:0]）。根据“查找表比例”部分：
              Equation 3
  9. 设置EN_LUT_GEN = 0（寄存器0x36的位[1]）以禁用查找表生成。
  10. 在快速校准配置过程中，需要用与器件最大RF输出频率相对应的内核值和频段值来覆盖LUT中的最后一个点。具体如下：
    1. 根据所用器件的最大RF输出频率，计算最大N_INT值。对于ADF4383，最大输出频率为20GHz：所以：
      Equation 4
    2. 设置N_INT（寄存器0x010的位[7:0]和寄存器 0x11的位[11:8]）= NMAX = 160。(INT_MODE = 1)。
      此时会执行自动校准，将RF输出频率更新为20GHz。
    3. 回读VCO_CORE（寄存器0x05F的位[1]）和 VCO_BAND（寄存器0x05F的位[0]和寄存器0x05E的位[7:0]）。
    4. 将上一步从VCO_CORE和VCO_BAND读回的值写入M_LUT_CORE（寄存器0x202的位[1]）和M_LUT_BAND（寄存器0x202的位[0]和寄存器0x201的位[7:0]）。
    5. 写入M_LUT_N（寄存器0x203的位[5:0]和寄存器0x202的位 [7:2]）= NMAX = 160。
    6. 通过设置LUT_WR_ADDR（寄存器0x200的位[5:1]） = 31来设置查找表地址。
    7. 设置覆盖位域O_VCO_LUT（寄存器0x200的位0）= 1，以使用更新的频段、内核和 NMAX值来覆盖查找表中的最后一个位域。
  11. 写入PD_CALGEN（寄存器0x2A的位0）= 0，并写入CAL_VTUNE_TO（寄存器0x039的位[6:0]和寄存器0x038的位[7:0]）= 0，关闭CAL_GEN模块并清除CAL_VTUNE超时寄存器。
  12. 将R_DIV（寄存器0x020的位[5:0]）值恢复为器件初始化时用于原始配置 fPFD = 250MHz的原始值，即R_DIV = 1。
  13. 通过设置EN_LUT_CAL（寄存器0x36的位0）= 1使能快速校准。
    快速校准现已使能。改变RF输出频率时，锁定时间将显著缩短。
    请注意，如果环境温度与生成查找表时的温度相差超过±20℃，建议重新生成查找表（步骤3至12）。

“锁定后保持”温度范

“锁定后保持”温度范围是指相对于初始锁定温度，器件能够保持锁定而无需重新校准的温度变化范围。

使用自动校准时，“锁定后保持”温度范围等于完整工作温度范围（参见ADF4382/ADF4382A/ADF4383数据手册所述）。例如，器件在极端温度变化下保持锁定：校准温度为-40°C，温度升至+105°C时依然能够工作。

使用快速校准，在初始化期间生成32点查找表后，器件在初始温度±20°C的较窄温度范围内保持锁定。例如，如果在30°C时生成快速校准查找表，器件锁定在20GHz，则输出将在10°C至50°C范围内锁定在20GHz。超出此温度范围时，建议重新生成快速校准查找表，否则性能可能会下降，并且如果温度变化较大，器件可能会解锁。

结果

以下波形显示了在两个RF输出频率之间进行锁定的频率建立时间结果。结果用频率与时域的关系表示。测量开始的触发点是最后一个SPI时钟周期的上升沿。自动校准时间设置为标称值250μs。

环路滤波器配置为1.11MHz的宽环路带宽，以减少锁定时间的VTUNE建立时间分量。

图 8. 11GHz 至 12GHz 的锁定，自动校准
图 9. 11GHz 至 12GHz 的锁定，快速校准
图 10. 12GHz 至 15GHz 的锁定，自动校准
图 11. 12GHz 至 15GHz 的锁定，快速校准
图 12. 相位噪声比较 - 自动校准和快速校准

从结果可知，快速校准显著改善了11GHz至12GHz和12GHz至15GHz频率变更的锁定时间。测量标记(M1)放置在30kHz建立阈值窗口处，显示这些频率变更的锁定时间为4.6μs和1.8μs。采用此环路滤波器配置和30kHz建立窗口，观测到器件的锁定时间小 于10μs。 锁定时间变化基于起始和终止频率VTUNE变化，而与起始/终止频率步长无关。

表 1. 30kHz 建立带宽下测量的锁定时间
方法 锁定时间(µs)
11GHz 至 12GHz 12 GHz 至 15 GHz
自动校准 274 274.4
快速校准 4.6 1.8

图12显示了相位噪声比较情况。其中，使用自动校准（黄色）和使用快速校准（蓝色）执行频率变更后，20GHz处的相位噪声彼此叠加。

自动校准和快速校准的频率变更都是从起始频率15GHz到终止频率20GHz。器件采用默认环路滤波器设计，参见EV-ADF4382SD2Z评估板。结果显示，与使用自动校准后的结果相比，使用快速校准时相位噪声性能没有下降。