AN-1217: 采用引脚可编程输出频率、输出逻辑电平和扇出的时钟分配电路

下载 PDF

电路功能与优势

AD9552振荡器上变频器和ADCLK854LVDS/CMOS时钟扇出缓冲器搭配使用，形成灵活的引脚可编程时钟分配解决方案。AD9552配备SPI端口，可对器件进行编程。该接口支持最高900 MHz的宽输出频率范围。同时，该器件引脚可编程，简化了很多无需具备软件编程能力的设计。

该器件在引脚可编程模式下，根据所选的输入频率，最多可提供64种标准输出频率。因此，AD9552功能类似于频率引脚可编程VCXO。AD9552还在输入端配备了晶体谐振器，提供额外的灵活性。AD9552的简化框图如图1所示，ADCLK854的简化框图如图2所示。

Figure

图1. AD9552振荡器上变频器简化框图

Figure

图2. ADCLK854时钟扇出缓冲器简化框图

ADCLK854是一款时钟扇出缓冲器，针对LVDS以及1.8 V CMOS输出引脚可编程。ADCLK854最多可提供12路LVDS输出、24路CMOS输出，或两种输出组合。ADI的其他几款时钟扇出缓冲器产品具有较少的输出和/或不同的输出逻辑选项，可以用来替代ADCLK854。

电路描述

表1. 连接/参考器件
产品 说明
AD9552 振荡器上变频器
ADCLK854 LVDS/CMOS时钟扇出缓冲器

图3中的简化电路显示AD9552与ADCLK854客户评估板之间的设置。AD9552设置为采用26 MHz晶体振荡器工作。AD9552 LVPECL的输出驱动ADCLK854评估板，提供LVDS和/或CMOS扇出能力。选择LVPECL输出，因为它具有低抖动和低相位噪声特性。

Figure

图3. AD9552和ADCLK854电路组合的简化原理图

AD9552与ADCLK854可完美搭配使用，提供低抖动时钟分 配。这两款器件的引脚可编程能力支持独立时钟发生器解 决方案，避免接口控制线路返回至FPGA或微控制器。此 外，这两款器件均具有小尺寸。简化电路框图如图3所 示。内部连接和物料清单可在单独的AD9552评估板以及 ADCLK854评估板文档中找到。

下列步骤说明如何使用板载跳线和DIP开关对AD9552评估板进行手动编程，从而为输入和输出频率的选择设置逻辑电平。本例中，晶振频率为26 MHz，输出频率为625 MHz。

  1. 确保跳线JMP3位置便于手动控制。
  2. 验证连接器P2上的全部5个跳线均已移除。
  3. 将S3 DIP开关位置设为0111，表示在使用26 MHz晶振。
  4. 将S2 DIP开关位置设为0010，并将S1 DIP开关位置设为0011。
  5. 将示波器、频谱分析仪或其他实验室设备与电路板右上 角J3至J6中的任意SMA连接器相连。
  6. 将评估板连入USB端口，为其上电。
  7. 必须在OUT1 SMA连接器端观察到625 MHz频率。
  8. 如需另一输出频率，请移除USB端口，然后更改DIP开关设置，同时重新应用USB端口连接。

每次DIP开关设置后，必须移除USB电缆，关断AD9552，以便对AD9552重新编程。参考AD9552数据手册，获取有关引脚编程的详细信息。

ADCLK854输出可针对多达12路差分LVDS输出或24路单端1.8 V CMOS输出实现引脚编程。CTRL_A、CTRL_B、CTRL_C和SLEEP跳线用于配置输出。参考表2，将输出配置为所需设置。

表2. ADCLK854配置
跳线 设置 输出
CTRL_A 逻辑 0 = LVDS；逻辑 1 = CMOS 输出0至输出3
CTRL_B 逻辑 0 = LVDS；逻辑 1 = CMOS 输出4至输出7
CTRL_C 逻辑 0 = LVDS；逻辑 1 = CMOS 输出8至输出11
SLEEP 逻辑 0 = LVDS；逻辑 1 = CMOS 输出0至输出11

图4和图5中的绝对相位噪声与频谱曲线表示ADCLK854时钟扇出缓冲器的LVDS输出特性。

Figure

图4. ADCLK854 LVDS输出相位噪声(625 MHz，无杂散)

Figure

图5. ADCLK854输出频谱(使用ADCLK854评估板，LVDS输出)

有关本电路笔记的完整设计支持包，请参阅www.analog.com/CN0152-DesignSupport.

常见变化

ADI公司提供各种时钟分配芯片和时钟缓冲器产品。更多信息请参考www.analog.com/clock 。

电路评估与测试

本电路笔记说明如何将AD9552用作无需软件支持的引脚可编程器件。


设备要求


需为ADCLK854评估板提供1.8 V/400 mA电源，为AD9552评估板提供3.3 V/300 mA电源。若使用AD9552的软件可编程特性，则应通过USB电缆将AD9552评估板与PC相连，并且可以通过USB 5 V为AD9552板提供电源。就本电路笔记 而言，我们采用了USB电源，虽然我们并未执行AD9552的软件编程功能。

此外，需使用高品质的频谱分析仪测量本电路笔记所述的相位噪声和频谱输出结果。


开始使用


将电源与评估板相连。然后将AD9552板的差分LVPECL输出(J3和J4)与ADCLK854板的输入(CLK0和CLK0B)相连。ADCLK854评估板的建议设置参见UG-070中的图2。电源设置为1.8 V。IN_SEL跳线提供所需的输入配置。IN_SEL引 脚上的逻辑0选择CLK0和CLK0B输入，IN_SEL引脚上的逻辑1选择CLK1和CLK1B输入。将ADCLK854评估板上的CLK0和CLK0B输入设为交流耦合差分输入。该输入配置要 求用户提供适当的交流摆幅，摆动至全部两个输入。就本电路笔记而言，CLK0和CLK0B用于获得最低的抖动。

CLK1设置评估ADCLK854，采用评估板上的巴伦提供单端源。本电路笔记中未使用该输入。


功能框图


本电路笔记中的图3显示基本设置的功能框图，但未包含外部电源和频谱分析仪。UG-070提供ADCLK854评估板的配置。


设置与测试


按上文所述连接电路板并提供电源后，本电路笔记叙述了如何使用跳线和DIP开关手动编程AD9552。ADCLK854的输出信号可通过示波器或频谱分析仪加以检查。

参考电路

CN0152 Design Support Package:http://www.analog.com/CN0152-DesignSupport

AN-1051 Application Note, Reference Design for the AD9553 Oscillator Frequency Up Converter, Analog Devices.

AN-0988 Application Note, The AD9552: A Programmable Crystal Oscillator for Network Clocking Applications, Analog Devices.

Kester, Walt. 2005. The Data Conversion Handbook. Chapters 6 and 7. Analog Devices.

Kester, Walt. 2006. High Speed System Applications. Chapter 2, “Optimizing Data Converter Interfaces.” Analog Devices.

Kester, Walt. 2006. High Speed System Applications. Chapter 3, “DACs, DDSs, PLLs, and Clock Distribution.” Analog Devices.

MT-007 Tutorial, Aperture Time, Aperture Jitter, Aperture Delay Time—Removing the Confusion, Analog Devices.

MT-008 Tutorial, Converting Oscillator Phase Noise to Time Jitter. Analog Devices.

MT-031 Tutorial, Grounding Data Converters and Solving the Mystery of AGND and DGND. Analog Devices.

MT-085 Tutorial, Fundamentals of Direct Digital Synthesis (DDS). Analog Devices.

MT-086 Tutorial, Fundamentals of Phase Locked Loops (PLL). Analog Devices.

MT-101 Tutorial, Decoupling Techniques. Analog Devices.