CN0232: VCO 内蔵シンセサイザに別置シンセサイザを組み合わせてスプリアスを最小にする
回路の説明
設計支援用データ
設計支援用データ
(zip 1332 kB)
- Schematic
- Bill of Materials
- Gerber Files
- PADS Files
- Assembly Drawing
接続オプション
デバイスドライバ
回路の機能とその利点
図 1に示す回路は、スプリアスを最小にするために、PLLシンセサイザをVCOから分離したものです。VCO内蔵シンセサイザ ADF4350と、別置のPLLシンセサイザICを使用します。
PLLとVCOが集積されたデバイスでは、デジタルPLL回路からVCOへのフィードスルーがあります。PLL回路がVCOに接近しすぎる事で、スプリアスレベルが高くなる恐れがあります。
図 1に示す回路は 、フラクショナルN型 PLLとVCOが集積されたADF4350を、PLLシンセサイザICADF4153 と共に使用したものです。ADF4350は137.5 MHz ～4400 MHzの周波数を発生させることができます。
外部PLLを使用する利点として、スプリアス性能が向上することに加え、周波数分解能を向上できることがあります。たとえばADF4153の代わりにPLLシンセサイザIC ADF4157を選べば、0.7 Hz程度もの微細なPLL周波数分解能を実現できる可能性があります。
VCO 内蔵シンセサイザに別置シンセサイザを組み合わせてスプリアスを最小にする (CN0232)
図 1. ADF4350にADF4153を接続（簡略化した回路。接続およびデカップリングのすべては示されていません）
|
|
図 1. ADF4350にADF4153を接続（簡略化した回路。接続およびデカップリングのすべては示されていません）
|
回路の説明
ADF4350は広帯域PLLと、それぞれ帯域の異なる3つのVCOで構成されたICです。各VCOは、VCO周波数間で多少のオーバーラップはありますが、それぞれ約700 MHzの帯域をカバーします。これにより2.2 GHz ～ 4.4 GHzの基本波によるVCO発振周波数範囲が可能になっています。2.2 GHz以下の周波数も、ADF4350の内蔵分周器で生成できます。
ほとんどのアプリケーションでは、VCOをロックするためにADF4350内蔵のPLL回路を使用します。この内蔵PLL回路はPLLをロックする事に加え、「内蔵VCOのバンドセレクト」という重要な動作を行っています。これは内蔵PLL回路の内部リファレンス（R）カウンタ値とフィードバック（N）カウンタ値を使用して、VCO出力周波数と基準周波数入力を比較するものです。
周波数生成のために内蔵PLL回路をイネーブルにし、目的の周波数をプログラムします。その後にVCOのバンドセレクト動作に十分な時間経過したら、内蔵PLL回路をディスエーブルにして、外部（ADF4153）のPLL回路をイネーブルにします。この外部PLL回路は基準周波数とVCO出力周波数を比較して、PLLをロックするための安定したDC電圧を生成します。
図 2は ADF4153のPLL回路をディスエーブルにして、ADF4350の内蔵PLL回路と内蔵VCOを使用して、RFOUTA+で測定した出力信号のスプリアスです。13 MHz と 26 MHzに位相比較周波数のスプリアスが見えます。
図 3はADF4350の内蔵PLL回路をディスエーブル、外部PLL のADF4153をイネーブルにして、RFOUTA+で測定したスプリアスです。ここではADF4153のチャージポンプ出力でループ・フィルタをドライブし、ループ・フィルタ出力がADF4350のVTUNE入力をドライブします。VTUNE入力でADF4350の VCO出力周波数を制御します。
図 2と 図 3を比較すると、 図 2で観測された13 MHz と 26 MHzの位相比較周波数によるスプリアスが、図 3ではノイズフロア以下になっていることがわかります。
バリエーション回路
異なるPLL ICを選ぶ事もできます。 ADF4350 と ADF4153のフラクショナルN型PLLは、PFD/4095が最小周波数分解能です（PFDは位相比較周波数）。より細かな分解能が必要な場合は、ADF4157を選択する事ができます。このPLLの分解能はPFD/225で、1 Hz以下の超高分解能を実現できます。
PLL ICの ADF4150はADF4350とソフトウェア互換です。簡単にソフトウェアでプログラムしたいアプリケーションには、ADF4150を使用すれば、ソフトウェア・プロブラミング・シーケンスが簡単になります。
VCO 内蔵シンセサイザに別置シンセサイザを組み合わせてスプリアスを最小にする (CN0232)
図 2. ADF4350の位相比較周波数スプリアス（1.6 GHz）
|
|
図 2. ADF4350の位相比較周波数スプリアス（1.6 GHz）
|
VCO 内蔵シンセサイザに別置シンセサイザを組み合わせてスプリアスを最小にする (CN0232)
Figure 3. ADF4350 PFD Spurs at 1.6 GHz Using ADF4153 PLL
|
|
図 3. ADF4153を使用した時のADF4350 の位相比較周波数スプリアス（1.6 GHz）
|
回路評価とテスト
このCN-0232では回路評価にEVAL-ADF4350EB2Z評価用ボードを使用していますが、セットアップと評価を速やかに行うため多少修正しています。EVAL-ADF4350EB2Z評価用ボードは評価用ボード同梱のCDに入っている標準のADF4350プログラミング用ソフトウェアを使用します。EVAL-ADF4153評価用ボードにはPLLシンセサイザADF4153のソフトウェアが同梱されています。
必要な装置
- プログラミング用ソフトウェア付きEVAL-ADF4350EB2Z
- プログラミング用ソフトウェア付きEVAL-ADF4153
- 5.5V電源
- 信号発生器 R&S SMA100A 又は同等品
- スペクトラム・アナライザ R&S FSUP26 又は同等品
- PC 2台：Windows® XP、Windows Vista（32ビット）又は Windows 7（32ビット）対応で、1台はUSBポート、もう１台はプリンタポートがあるもの。プリンタポートが無ければ、代わりにUSBアダプタ キットEVAL-ADF4xxxX-USBが使用できます
SMA同軸ケーブルでEVAL-ADF4350EB2ZのRFOUTB+をEVAL-ADF4153のRFINに接続します。リファレンス周波数源を2つの評価用ボードで共用するため、簡単なSMAスプリッタも必要です。 ADF4153のループ・フィルタ出力をADF4350のVTUNE入力に接続するため、柔らかい細い同軸ケーブルが必要です。不必要な干渉ノイズを最小限に抑えるため、各ボードの適切なGNDポイントにケーブルの両側を接地します。
機能ブロック図
実験にはEVAL-ADF4153 と EVAL-ADF4350EB2Zを使用します。 EVAL-ADF4350EB2Zを選んだ理由は、図 4に示すように補助RFOUTB+出力段があるからです（SMAケーブルを介してEVAL-ADF4153に接続できる）。
2つのPLL ICは同じリファレンス入力（REFIN）周波数を使用します。SMAスプリッタで同じリファレンス周波数源を両方の評価用ボードに接続します。
余計なノイズやスプリアスがVTUNEピンに乗らないように、EVAL-ADF4153のループ・フィルタ出力は、シールドした同軸ケーブルを介してADF4350のVTUNEピンに接続します。2つのICは別々にプログラミングします。PCハードウェアのドライバ間が競合しないように、それぞれの評価用ボードに異なるPCを使用する必要があるかもしれません。
始めてみよう
EVAL-ADF4350EB2Z 評価ソフトウェアのインストールと使用方法の詳細は、ユーザー・ガイドUG-110に記載されています。UG-110には評価用ボードのセットアップの説明、評価用ボードの回路図、ボード・レイアウト、部品表も記載されています
ユーザー・ガイド UG-167 は、EVAL-ADF4153の同様の情報が含まれています。この評価用ボードで必要な修正はVCO （Y1）を取り去る事です。この評価用ボードを信号入力用として再設定するため、抵抗R7を取り去り、R8 と R9を0 Ωに変更してください。
ADF4350評価用ボードのPLLループ・フィルタは使用しないので、取り去る必要があります。ADF4153のループ・フィルタ（T7）出力を ADF4350（T4）のVTUNE入力に細い同軸ケーブルで接続します。重要な事はこの同軸ケーブルの外側のシールドを2つの評価用ボードのグラウンドに接続する事です。
VCO 内蔵シンセサイザに別置シンセサイザを組み合わせてスプリアスを最小にする (CN0232)
図 4. テスト・セットアップ機能ブロック図
|
|
図 4. テスト・セットアップ機能ブロック図
|
初期化の手順
ADF4350は周波数を更新するごとにバンドセレクト動作を行っています。
- ADF4350を通常動作として初期化（R0, R1, R2, R3, R4, R5を設定）してください。 ADF4350のチャージポンプ は使用しないので、 R2の DB4は「1」（ICPをスリーステートにする）に設定してください。分周したVCO出力をRFOUTB+出力にするため、R4のDB9を「0」に設定してください。 RFOUTB+ （補助出力）をイネーブルにしてください。同軸ケーブルを通してこの信号がADF4153に印加されます
- さきのVCO出力をRF入力とするように（データシートに従い）ADF4153を初期化してください。なおADF4350のバンドセレクト用スイッチはIC内部にあります。そのためADF4350のVTUNE端子を切り離すための外部スイッチは不要です
- ADF4153 がロックしたら、ADF4350 のカウンタ・リセット機能を「1」（R2のDB3）にしてカウンタを停止する必要があります。カウンタを停止しておかないと、スプリアス特性が劣化します。テストモード・ビット（ R5のDB10）を使えば、 ADF4350のPLLシンセサイザ回路全体をパワーダウンする事ができます
VCO 内蔵シンセサイザに別置シンセサイザを組み合わせてスプリアスを最小にする (CN0232)
図 5. ADF4350 のソフトウェアの画面
|
|
図 5. ADF4350 のソフトウェアの画面
|
周波数の更新
- ADF4350のPLLシンセサイザ回路を再起動するため、R5のDB10を「0」に設定してください
- ADF4350 のR2のDB3を「0」に設定して、カウンタ・リセット機能を解除してください。バンドセレクト動作のためにカウンタの機能が必要だからです
- ADF4350 とADF4153 のNカウンタ・レジスタを新しい周波数に設定してください
- ADF4153 がロックしたら、ADF4350のカウンタ・リセット機能（R2のDB3） を設定します。テストモード・ビット（R5のDB10）を使えば、ADF4350のPLLシンセサイザ回路全体をパワーダウンする事ができます.
- 周波数を更新するごとに、必要に応じてステップ1～ステップ4を繰り返してください
図 5と 図 6に示す画面は、 REFIN＝26 MHz（ADF4350）、PFD＝13 MHz（ADF4153）の状態を示しています。
セットアップ後、出力信号のスペクトル純度の測定には、一般的なRFテスト方法を使用してください。
VCO 内蔵シンセサイザに別置シンセサイザを組み合わせてスプリアスを最小にする (CN0232)
図 6. ADF4153 のソフトウェアの画面
|
|
図 6. ADF4153 のソフトウェアの画面
|
