Военная радиосвязь

This circuit is a frequency selective, radio frequency (RF) detector that offers 90 dB of detection range from 35 MHz to 4.4 GHz. Unlike a standalone detector that does not discriminate between signals in the frequency spectrum, this circuit has the ability to focus on a narrow band of frequencies, providing enhanced performance over the specified range. The detector circuit is rms responding and stable vs. temperature and frequency, making it an attractive solution for applications that require precise frequency, selective RF power measurement. The circuit also demonstrates strong immunity to unwanted blockers. Figure 1 shows a simplified schematic of the circuit.

The circuit shown in Figure 1 is a 16-bit, 250 MSPS, narrow-band, high IF receiver front end with an optimum interface between the ADL5565 differential amplifier and the AD9467 ADC.

The AD9467 is a buffered input 16-bit, 200 MSPS or 250 MSPS ADC with SNR performance of approximately 75.5 dBFS and SFDR performance between 95 dBFS and 98 dBFS. The ADL5565 differential amplifier is suitable for driving IF sampling ADCs because of its high input bandwidth, low distortion, and high output linearity.

This circuit note describes a systematic procedure for designing the interface circuit and the antialiasing filter that maintains high performance and ensures minimal signal loss. A resonant approach is used to design a maximally flat Butterworth fourth-order band-pass filter with a center frequency of 200 MHz.

Many systems require low jitter multiple system clocks for mixed signal processing and timing. The circuit shown in Figure 1 interfaces the ADF4351 integrated phase-locked loop (PLL) and voltage-controlled oscillator (VCO) to the ADCLK948, which provides up to eight differential, low voltage, positive emitter coupled logic (LVPECL) outputs from one differential output of the ADF4351.

Modern digital systems often require many high quality clocks at logic levels that are different from the logic level of the clock source. Extra buffering may be required to guarantee accurate distribution to other circuit components without loss of integrity. The interface between the ADF4351 clock source ADCLK948 clock fanout buffer is described, and measurements show that the additive jitter associated with the clock fanout buffer is 75 fs rms.

The circuit shown in Figure 1 solves a problem often encountered in dc-coupled single-supply systems when interfacing bipolar input signals to differential input, low voltage analog-to-digital converters (ADCs). The technique ensures the proper common-mode voltage level at the input to the differential drive amplifier by controlling the input common-mode level using two level shifting resistors. The output common-mode voltage is established independently by applying the correct voltage to the VOCM pin of the ADA4930-1 differential driver.

This flexible arrangement allows the ADA4930-1 differential driver to operate on a single 3.3 V supply, while the AD9265 16-bit 125 MSPS ADC operates on a 1.8 V supply, thereby minimizing the total circuit power dissipation.

In broadband applications, the frequency range of interest often includes dc. To maximize the dynamic range of a differential input ADC, typical input signals can be relatively large, thereby requiring the differential driver to operate at lower gain settings. Under these conditions, the input common-mode voltage of the differential driver must stay within the specified range.

Independent control of the input and output common-mode voltage of differential amplifiers is often required in direct coupled single-supply applications such as processing demodulator outputs with high input common-mode voltages, x-ray applications with a dc component added to a differential component, and other places where the differential driver must handle low value input common-mode voltages. Low input common-mode voltage applications can include either single-ended or differential inputs, with zero, bipolar, or negative inputs.

This circuit is a complete implementation of the analog portion of a broadband direct conversion transmitter (analog baseband in, RF out). RF frequencies from 500 MHz to 4.4 GHz are supported using a phase-locked loop (PLL) with a broadband, integrated voltage controlled oscillator (VCO). Harmonic filtering of the local oscillator (LO) from the PLL ensures excellent quadrature accuracy, sideband suppression, and low EVM.

Low noise, low dropout regulators (LDOs) ensure that the power management scheme has no adverse impact on phase noise and EVM. This combination of components represents industry leading direct conversion transmitter performance over a frequency range of 500 MHz to 4.4 GHz.

The circuit shown in Figure 1 is an RF power measurement circuit that accurately measures the power from an RF signal source within a frequency range of 9 kHz to 6 GHz, and has a nominal input power range of 45 dBm (−30 dBm to +15 dBm).

This circuit constitutes a complete rms RF power meter in a tiny form factor that can be powered entirely from a 5 V USB power supply. The measurement signal chain consists of an rms responding RF power detector and a 12-bit, precision analog-to-digital converter (ADC). These devices are powered by a CMOS linear regulator which generates 3.3 V from the 5 V USB supply.

A simple calibration routine can be performed at multiple frequencies to compensate for any frequency response variation of the circuit. Calibration data is stored in a lookup table, which is referenced during the RF power measurement.

The circuit shown in Figure 1 is a broadband low distortion RF transmitter with a dual high speed TxDAC+ digital-to-analog converter (DAC), a wideband I/Q modulator, and an output driver amplifier.

The devices are well matched, and the direct interface between the DAC and the modulator, and between the modulator and the driver amplifier, offers a compact solution for many RF communications applications including 3G, 4G, and LTE.

The automatic gain control (AGC) circuit is useful in multiple applications such as amplitude stabilization of a synthesizer, controlling output power in a transmitter, or optimizing dynamic range in a receiver. The circuit shown in Figure 1 uses the ADL6010 detector, along with the HMC985A voltage variable attenuator (VVA) and the HMC635 RF amplifier, to provide automatic gain control over a wide range of input frequencies (20 GHz to 37.5 GHz) and amplitude. Circuit performance, as measured by the AGC figures of merit described in this circuit note, are very good between 20 GHz and 30 GHz. The overall gain of the circuit falls off above 30 GHz. However, improvements can be made over narrow bands by using matching techniques not explored in this circuit note.

The AGC circuit has applications in microwave instrumentation and radar-based measurement systems.

The circuit in Figure 1 is a true rms responding power detector using a variable gain amplifier (VGA) and an rms-responding power detector to provide an extremely wide detection range of approximately 95 dB. RMS detectors are useful in many applications such as receivers and transmitters where accurate measurement of signal power is required. Because the circuit measures rms power, it is suitable for use in systems with diverse or varying crest factors. Examples of such systems include GSM/EDGE, CDMA, WCDMA, TD-SCDMA and LTE based wireless base stations along with any system that uses QAM modulation.

The detection range of the ADL5902 rms detector is 65 dB and is extended to 95 dB by the addition of the linear-in-dB AD8368 VGA. The ADL5902 TADJ function is used to provide temperature stability for the complete circuit. A SAW filter is placed between the VGA to reduce noise and increase sensitivity. This also reduces the frequency range of the circuit to the pass-band range of the SAW filter.

The PLL circuit shown in Figure 1 uses a 13 GHz Fractional-N synthesizer, wideband active loop filter and VCO, and has a phase settling time of less than 5 μs to within 5° for a 200 MHz frequency jump.

The performance is achieved using an active loop filter with 2.4 MHz bandwidth. This wide bandwidth loop filter is achievable because of the ADF4159 phase-frequency detector (PFD) maximum frequency of 110 MHz; and the AD8065 op amp high gain-bandwidth product of 145 MHz.

The AD8065 op amp used in the active filter can operate on a 24 V supply voltage that allows control of most wideband VCOs having tuning voltages from 0 V to 18 V.

This circuit is a complete implementation of the analog portion of a broadband direct conversion transmitter (analog baseband in, RF out). RF frequencies from 30 MHz to 2.2 GHz are supported by using a phase-locked loop (PLL) with a broadband integrated voltage controlled oscillator (VCO). Unlike modulators that use a divide-by-1 local oscillator (LO) stage (as described in CN-0285), harmonic filtering of the LO is not required.

To achieve optimum performance, the only requirement is that the LO inputs of the modulator be driven differentially. The ADF4351 provides differential RF outputs and is, therefore, an excellent match. This PLL-to-modulator interface is applicable to all I/Q modulators and I/Q demodulators that contain a 2XLO-based phase splitter. Low noise LDOs ensure that the power management scheme has no adverse impact on phase noise and error vector magnitude (EVM). This combination of components represents an industry-leading direct conversion transmitter performance over a frequency range of 30 MHz to 2.2 GHz. For frequencies above 2.2 GHz, it is recommended to use a divide-by-1 modulator, as described in CN-0285.

The circuit shown in Figure 1 is a 10 MHz to 6 GHz wideband active mixer with a direct interface to a frequency synthesizer-based low phase noise local oscillator (LO).

This circuit offers an optimum solution that is attractive in wideband applications that require frequency conversion to higher or lower frequencies. The two-chip circuit covers a broad LO frequency range from 35 MHz to 4400 MHz. The LO interface is simple and glueless, eliminating the need for a balun, matching network, and LO buffer. In addition, the mixer bias adjust function allows optimization of IP3, noise figure, and supply current based on the application requirements or on the size of the input signal.

This board is no longer available for ordering.

The AD-FMCOMMS1-EBZ high-speed analog module is designed to showcase the latest generation high-speed data converters. The AD-FMCOMMS1-EBZ provides the analog front-end for a wide range of compute-intensive FPGA-based radio applications.

The AD-FMCOMMS1-EBZ is an analog front end hardware platform that addresses a broad range of research, academic, industrial and defense applications. The AD-FMCOMMS1-EBZ enables RF applications from 400MHz to 4 GHz. The module is customizable to a wide range of frequencies by software without any hardware changes, providing options for GPS or IEEE 1588 Synchronization, and MIMO configurations.

When combined with the Xilinx ZYNQ^® Software-Defined Radio Kit, AD-FMCOMMS1-EBZ enables a variety of wireless communications functions at the physical layer, from baseband to RF. With up to 4 GB of flash storage space, 512 MB of RAM, Gigabit Ethernet interface (depending on the base platform) and a Linux image built specifically for the AD-FMCOMMS1-EBZ, you can get everything you need for a easy out of the box experience. The platform offers enough flexibility for many applications, and supports streaming data, and standard web interfaces to analyze transmitted RF data.

Applications

• Electronic test and measurement equipment
• General-purpose software radios
• Radar systems
• Ultra wideband satellite receivers
• Point to point communication systems

AD-FMCOMMS2-EBZ – это быстродействующий аналоговый модуль, разработанный для демонстрации работы высококачественного, высокоинтегрированного ВЧ трансивера AD9361, который предназначен для использования в таких ВЧ приложениях, как базовые станции 3G и 4G, испытательное оборудование и программно-определяемое радио. Его программируемость и возможность работы в широкой полосе делают его идеальным для широкого спектра приемо-передающих приложений. Устройство совмещает в себе ВЧ каскады с гибким трактом коммутации в полосе модулирующих частот и интегрированные синтезаторы частот, что упрощает разработку благодаря конфигурируемому цифровому интерфейсу с процессором или ПЛИС (FPGA). Микросхема AD9361 работает в диапазоне от 70 МГц до 6 ГГц, перекрывая большинство лицензируемых и нелицензируемых частот. Плата AD-FMCOMMS2-EBZ поставляется специально настроенной и оптимизированной на 2,4 ГГц и вследствие ограничений расположенных на плате внешних дискретных компонентов, может наблюдаться снижение характеристик в остальных конфигурациях. Микросхема поддерживает полосы канала от <200 кГц до 56 МГц путем изменения частоты дискретизации, параметров цифровых фильтров и децимации. Все параметры задаются с помощью самого AD9361.

AD-FMCOMMS2-EBZ предоставляет возможность радиоинженерам подключать AD9361 к ВЧ испытательному стенду (векторному анализатору сигналов, генератору сигналов и т. д.) и измерять характеристики ИС. Внешние компоненты на AD-FMCOMMS2-EBZ (которые можно легко заменить) имеют узкий частотный диапазон от 2400 до 2500 МГц. Ожидается, что большинство инженеров будут менять эти внешние компоненты (доступны совместимые по выводам замены от других производителей) на необходимые для конкретных приложений и частот. Тем, кому требуется более широкая полоса перестройки, следует рассматривать AD-FMCOMMS3-EBZ.

AD-FMCOMMS3-EBZ – это быстродействующий аналоговый модуль, разработанный для демонстрации работы высококачественного, высокоинтегрированного ВЧ трансивера AD9361, который предназначен для использования в таких ВЧ приложениях, как базовые станции 3G и 4G, испытательное оборудование и программно-определяемое радио. Программируемость и возможность работы в широкой полосе делают его идеальным для широкого спектра приемо-передающих приложений. Устройство совмещает в себе ВЧ каскады с гибким трактом коммутации в полосе модулирующих частот и интегрированные синтезаторы частот, что упрощает разработку благодаря конфигурируемому цифровому интерфейсу с процессором или ПЛИС (FPGA). Микросхема AD9361 работает в диапазоне от 70 МГц до 6 ГГц, перекрывая большинство лицензируемых и нелицензируемых частот. Микросхема поддерживает полосы канала от <200 кГц до 56 МГц путем изменения частоты дискретизации, параметров цифровых фильтров и децимации. Все параметры задаются с помощью самого AD9361.

AD-FMCOMMS3-EBZ предоставляет разработчикам ПО и специалистам по системной архитектуре единую платформу для работы в более широком диапазоне частот, чем предоставляет AD-FMCOMMS2-EBZ. В связи с использованием очень широкополосного ВЧ тракта на этой плате следует ожидать сниженных ВЧ характеристик. Характеристики платы будут соответствовать тем, что указаны в техническом описании на 2,4 ГГц, но не во всем рабочем диапазоне платы. Типичные характеристики во всем диапазоне работы платформы (от 70 МГц до 6 ГГц) опубликованы в документации к плате. Эта плата в первую очередь предназначена для исследования системы путем подачи различных форм сигналов, сгенерированных командой разработчиков ПО еще до завершения работ по созданию собственного оборудования. Задача разработчиков - увидеть формы сигналов, не заботясь пока о таких характеристиках, как амплитуда вектора ошибки в 1% (EMV). Если требуется платформа с высокими характеристиками, пожалуйста, рассмотрите AD-FMCOMMS2-EBZ.

AD-FMCOMMS4-EBZ предоставляет разработчикам ПО и специалистам по системной архитектуре платформу трансивера 1×1, которая может программно перестраиваться для работы как в широком диапазоне частот, так и в узком диапазоне для оценки ВЧ характеристик.

В широкополосной конфигурации AD-FMCOMMS4-EBZ будет работать во всем диапазоне настройки AD9364 от 70 МГц до 6 ГГц, однако, ВЧ характеристики данной конфигурации снижены из-за согласования с широкополосным входным трактом. Характеристики платы будут соответствовать тем, что указаны в техническом описании AD9364 на 2,4 ГГц, но не во всем рабочем диапазоне платы. Типичные характеристики во всем диапазоне работы платформы опубликованы в документации к плате. Эта конфигурация в первую очередь предназначена для исследования системы путем подачи различных форм сигналов, сгенерированных командой разработчиков ПО еще до завершения работ по созданию собственного оборудования. Задача разработчиков - увидеть формы сигналов, не заботясь пока о таких характеристиках, как амплитуда вектора ошибки в 1% (EMV).

AD-FMCOMMS4-EBZ также может быть настроена пользователем для получения оптимальных характеристик в диапазоне частот от 2400 МГц до 2500 МГц. За пределами указанного диапазона у данной конфигурации платы может наблюдаться снижение ВЧ характеристик. В первую очередь эта плата предназначается для радиоинженеров, у которых есть возможность подключить AD9364 к испытательному стенду (векторному анализатору сигналов, генератору сигналов и т. д.) для достижения оптимальных характеристик. AD-FMCOMMS4-EBZ – это быстродействующий аналоговый модуль FMC конфигурируемого ВЧ трансивера 1×1, программно-перестраиваемого в диапазоне от 70 МГц до 6 ГГц.

AD-FMCOMMS5-EBZ – это быстродействующий аналоговый модуль, разработанный для демонстрации работы AD9361 в приложениях с несколькими входами и несколькими выходами (MIMO). AD9361 – это высококачественный, обладающий высокой степенью интеграции радиотрансивер, который работает в диапазоне частот от 70 МГц до 6 ГГц. Он поддерживает ширину полосы каналов от <200 кГц до 56 МГц. AD-FMCOMMS5-EBZ состоит из двух устройств AD9361, позволяя создать систему MIMO 4×4. Данная платформа предназначена для того, чтобы дать возможность макетирования и разработки многих приложений программно-определяемого радио, таких как активные антенны, формирование диаграммы направленности, системы радиопеленгации. Плата AD-FMCOMMS5-EBZ имеет как широкополосные каналы, перекрывая полный диапазон 6 ГГц, так и узкополосные каналы, согласованные на 2,4 ГГц. AD-FMCOMMS5-EBZ также содержит два ключа ADG918, которые необходимы для создания матрицы калибровки между двумя AD9361. Данная матрица объединена с ПО с интерфейсом прикладного программирования (API) от Analog Devices, позволяя обеспечить полную цифровую и ВЧ синхронизацию между двумя AD9361. Предоставляемое ПО также поддерживает независимую полноценную настройку обоих AD9361.

AD-FMCOMMS5-EBZ поддерживает возможность подключения как широкополосных, так и узкополосных входов и выходов, что позволяет радиоинженерам подключить AD9361 к испытательному стенду (векторному анализатору сигналов, генератору сигналов и т. д.) и измерить характеристики в узкой полосе, а предоставляемое ПО дает инженерам-программистам и специалистам по системной архитекторе возможность быстрого макетирования во всем диапазоне работы 6 ГГц. Дополнительно AD-FMCOMMS5-EBZ позволяет подать сигнал внешнего гетеродина, расположенного на плате, на оба AD9361, что может улучшить ВЧ характеристики.

Области применения

• Разработка общего назначения, подходящая для любого приложения программно-определяемого радио
• Системы MIMO
• Формирование диаграммы направленности и радиопеленгация
• Системы связи «точка-точка»
• Базовые станции фемто-/пико-/микросот