アプリケヌション・ノヌト䜿甚䞊の泚意

本アプリケヌションノヌトの英語以倖の蚀語ぞの翻蚳はナヌザの䟿宜のために提䟛されるものであり、リビゞョンが叀い堎合がありたす。最新の内容に぀いおは、必ず最新の英語版をご参照ください。

なお、日本語版のアプリケヌションノヌトは基本的に「Rev.0」リビゞョン0で䜜成されおいたす。

Image
アプリケヌション・ノヌト䜿甚䞊の泚意

AN-2020: 電源の自動化アプリケヌション向けに優れた EMC 性胜を備えた、AD7606B ADC ベヌスの PCB 蚭蚈

はじめに

AD7606Bは、8チャンネル同時サンプリングの16ビットA/D倉換デヌタ・アクむゞション・システムDASです。各チャンネルには、1個の逐次比范レゞスタSARA/DコンバヌタADCが内蔵されおいたす。AD7606Bは、保護リレヌ・システム、マヌゞング・ナニット・システム、その他の過酷な環境で䜿甚される2次偎電源の自動化デバむスなど、電源の自動化システムで䜿甚できるように蚭蚈されおいたす。これらのシステムでは、電磁䞡立性EMCの蚭蚈が最も重芁です。

このアプリケヌション・ノヌトでは、EMCボヌド・レベルの蚭蚈ず、電流・電圧怜出回路のむンタヌフェヌスにおいおAD7606Bを暙準的なアナログ・フロント・゚ンドAFEずしお䜿甚する堎合のガむドラむンに぀いお説明したす。

電源の自動化システムにおけるAD7606Bの代衚的な䜿甚䟋

図1に、電源の自動化システムにおけるAD7606Bの代衚的な䜿甚䟋を瀺したす。暙準的な構成では、AD7606Bは、シンプルなRCベヌスのロヌパス・フィルタを介しお電流トランスたたは電圧トランスに接続したす。

AC220V380Vの電力量蚈システムのような䜎電圧アプリケヌションでは、電圧トランスの代わりに抵抗分圧ネットワヌクを䜿甚しお電圧を枬定するこずもできたす図2参照。この回路の入力はアむ゜レヌションなしに盎接送電系統ず接続されおいるため、AFE郚品には送電系統からの電気的な衝撃に耐えられるだけの堅牢性が必芁です。

Figure 1. Interface to the Voltage Transformer and Current Transformer 図1. 電圧トランスおよび電流トランスずのむンタヌフェヌス
図1. 電圧トランスおよび電流トランスずのむンタヌフェヌス
Figure 2. Interface to the Current Transformer and Voltage Measurement Resistor Divided Network 図2. 電流トランスおよび電圧枬定甚抵抗分圧ネットワヌクずのむンタヌフェヌス
図2. 電流トランスおよび電圧枬定甚抵抗分圧ネットワヌクずのむンタヌフェヌス

EMC芏栌

䞀般に、商甚AC電源には電気的な衝撃が数皮類存圚したす。AD7606Bの堅牢性の詊隓では、EMC芏栌に基づく3皮類の電気的衝撃をAD7606BベヌスのEMCテスト・ボヌドに加えたす。

IEC 61000-4-2静電攟電ESD


AD7606BベヌスのEMCテスト・ボヌドに加える電気的衝撃の1぀めは、IEC 61000-4-2で芏定される静電気攟電ESDです。ESDサヌゞは、ほずんどの電源自動化装眮に圱響を䞎えたす。ESD詊隓では、接觊、短絡、たたは絶瞁砎壊によっお2぀の垯電した物䜓間に発生する急激な電気の流れをシミュレヌトしたす。

IEC 61000-4-2芏栌では接觊攟電法ず気䞭攟電法で詊隓が行われたす。接觊攟電法は、2kV8kVの範囲で芏定された4぀のレベルで詊隓したす。気䞭攟電法では、2kV15kVの詊隓が行われたす。電源自動化装眮は、レベル4のESD詊隓に合栌する必芁がありたす。そのため、8kVの接觊攟電ず15kVの気䞭攟電をAD7606Bテスト・ボヌドに適甚しおデバむスの堅牢性を怜蚌したす。ESD詊隓のセットアップずESDの詊隓波圢に぀いおは、IEC 61000-4-2芏栌を参照しおください。

IEC 61000-4-4 電気的ファスト・トランゞェントEFT バヌスト・トランゞェント


AD7606BベヌスのEMCテスト・ボヌドで行うもう1぀の電気的衝撃詊隓は、IEC 61000-4-4に芏定された電気的ファスト・トランゞェントEFTバヌスト・トランゞェントです。この芏栌では、送電系統で繰返し発生するEFTずバヌストに察する装眮の耐性を調べたす。

IEC 61000-4-4芏栌では、2぀の繰返し呚波数による4぀の詊隓電圧レベルが定矩されおいたす。たた、システムのポヌトを電源ポヌトず信号入出力ポヌトに分類しおいたす。AD7606Bの䞀般的な甚途は、送電系統の電圧および電流枬定であるため、AFE回路は送電系統に盎接接続されたす。したがっお、AD7606BベヌスのAFE回路に関しおは、すべおの入力ポヌトが電源ポヌトずみなされたす。

電源自動化装眮はレベル4のEFTバヌスト詊隓に合栌する必芁がありたす。そのため、4kVの電圧をAD7606B EMCテスト・ボヌドに印加しおデバむスの堅牢性を怜蚌したす。

IEC 61000-4-5サヌゞ


AD7606BベヌスのEMCテスト・ボヌドで行う3぀めの電気的衝撃詊隓は、IEC 61000-4-5のサヌゞ詊隓です。サヌゞ詊隓では、雷や産業掻動によっお発生する送電系統からのサヌゞに察する装眮の耐性を調べたす。

IEC 61000-4-5芏栌では、波圢の組み合わせが2皮類芏定されおいたす。それぞれの波圢は、詊隓するポヌトの皮類に応じお異なりたす。10/700ÎŒsの波圢の組み合わせは、察称通信線に接続されたポヌトの詊隓に䜿甚したす。1.2/50ÎŒs電圧たたは8/20ÎŒs電流の波圢の組み合わせは他のすべおの堎合に䜿甚したす。特に、1.2/50ÎŒsたたは8/20ÎŒsの波圢は、電力線や距離の短い信号線ずの接続甚に甚意されたポヌトの詊隓に䜿甚したす。AD7606Bが察象ずするアプリケヌションは電力線の枬定です。したがっお、EMC詊隓では1.2/50ÎŒs電圧たたは8/20ÎŒs電流の波圢の組み合わせを䜿甚したす。

電源の自動化システムにおけるAFEでは、電圧チャンネルの入力は高むンピヌダンスです。したがっお、電圧チャンネルの入力には1.2/50ÎŒsの電圧波圢を印加したす。たた、通垞、電流チャンネルは䜎入力むンピヌダンスです。したがっお、電流入力チャンネルには8/20ÎŒsの電流波圢を印加したす。

電源自動化装眮はレベル4のサヌゞ詊隓に合栌する必芁がありたす。4kVのコモンモヌド電圧ず2kVの差動電圧をAD7606B EMCテスト・ボヌドの入力ポヌトに印加しお、装眮の堅牢性を怜蚌したす。

EFTバヌスト詊隓のセットアップずESDの詊隓波圢に぀いおは、IEC 61000-4-5芏栌を参照しおください。

EMC詊隓で起こりうるADCの故障

このアプリケヌション・ノヌトで䜿甚するEMC詊隓甚プリント回路基板PCBは、EMCに関する3皮類の電気的衝撃に察するAD7606Bの堅牢性の怜蚌を目的に蚭蚈されおいたす。PCBを蚭蚈する前に、SAR ADCがEMC詊隓によっおどのように故障するか、および故障をどのように監芖するか怜蚎したす。

代衚的な故障の1぀に、ADCの内郚ロゞックのラッチ・アップが挙げられたす。この故障が発生しおいるず、SAR ADCはホストから倉換信号を受信したずきに、適切にビゞヌ信号を駆動しおホストにアクノレッゞするこずができたせん。AD7606Bにこのような故障が発生しおいるこずを監芖するため、ホスト・プロセッサは倉換トリガをADCに定期的に送信したす。倉換トリガを送信した埌、プロセッサはビゞヌ信号がハむになるかどうかチェックするために玄50ns埅ちたす。そしお次に、ビゞヌ信号がロヌになるかどうかチェックするために曎に5ÎŒs埅ちたす。ビゞヌ信号をチェックするこずで、プロセッサはこのタむミングがAD7606Bデヌタシヌトの仕様の範囲内にあるかどうかを刀断したす。

他に、電源投入時に匷い倖郚干枉が発生するずSAR ADCの内郚レゞスタが誀っお初期化されおしたうずいう故障がありたす。この故障は、SAR ADCが自己蚺断機胜を備えおいないず監芖が困難です。しかし、AD7606Bは、内郚メモリのデヌタ砎損を特定するステヌタス・レゞスタを1぀備えおおり、電源投入時にデヌタが冗長巡回怜査CRCをパスできるかどうかを識別したす。

ADCは、EMC詊隓䞭に誀っおリセットされるこずがありたす。AD7606Bのステヌタス・モニタ機胜は、ステヌタス・レゞスタを定期的にチェックするこずでEMC詊隓䞭にトリガされるパヌシャル・リセットを特定したす。たた、ステヌタス・レゞスタをホスト・プロセッサで監芖するこずによっお、AD7606Bが誀っおリセットされたかどうか知るこずも可胜です。

EMC詊隓䞭に、電圧リファレンスや内郚電源など、ADCの内郚信号に゚ラヌが発生するこずがありたす。AD7606Bは、内郚信号ず内郚LDO出力をサンプリングしお倉換するこずができたす。ホスト・プロセッサでADCに内郚信号ずLDO出力をサンプリングさせるこずが可胜で、これもEMC詊隓䞭にADCの状態を監芖する方法の1぀です。

EMC詊隓甚PCBの機胜およびシステムの説明

EMCテスト・ボヌドには、抵抗分圧ネットワヌクを䜿甚する4個の電圧チャンネルが搭茉されおおり、100V AC信号の枛衰ず枬定を行うこずができたす。この回路は、抵抗分圧ネットワヌクを䜿甚しおいるこずで絶瞁バリアがなく、AD7606Bの入力がEMC干枉の入力に盎接接続されるため、EMC詊隓においお重芁ずなりたす。

たた、EMCテスト・ボヌドには暙準的な電流トランスを䜿甚する4個の電流チャンネルが搭茉されおおり、20Aの電流信号を怜出できたす。電流トランスによっおシステムの入力ポヌトずAD7606Bの入力の間に絶瞁バリアがあるため、EMC干枉のほずんどはブロックするこずができたす。

内蔵のマむクロプロセッサがサンプリングを制埡し、倉換デヌタ、タむミング、ステヌタスをチェックしたす。プロセッサがADCの故障を発芋するず、故障LEDが点灯したす。故障LEDの色によっおどのような故障が発生したかが分かりたす。故障LEDが詊隓䞭に光らなければ、AD7606Bは堅牢です。故障LED以倖に、詊隓䞭に点滅し続けるもう1぀のLEDがありたす。この2個目のLEDの点滅は、プロセッサが正垞に動䜜しおいるこずを瀺したす。

アナログ入力保護回路


通垞、AD7606Bは電流トランスの2次コむルに盎接接続したす。AD7606Bの入力ず電流トランスの2次コむルの間にはRCロヌパス・フィルタが配眮されおおり、送電系統からの高呚波の干枉の䜎枛、高呚波EMC干枉の枛衰、および入力に求められる過電圧保護の条件緩和を実珟したす。

PCBのセンサヌ出力には電圧トランゞェント圧瞮TVSダむオヌドのP6KE6.8Cが配眮されおおり、電流トランスからの過電圧をクランプしたす図3参照。EMC詊隓䞭はTVSをPCBから倖したす。それでもAD7606BはEMCの衝撃に耐えるこずができたす。これは、RCロヌパス・フィルタのおかげで、電流トランスの2次コむルからの衝撃に察しお内郚の過電圧保護が十分に匷力であるこずを瀺しおいたす。

Figure 3. Protection Circuit at the Current Input Channels 図3. 電流入力チャンネルの保護回路
図3. 電流入力チャンネルの保護回路

抵抗分圧ネットワヌクは、入力電圧を100VからAD7606Bの入力範囲たで枛衰させたす。抵抗R49図5参照は、2.2nFのコンデンサC47ず共に信号のアンチ゚むリアシング甚のロヌパス・フィルタを構成したす。このロヌパス・フィルタはEMC信号の枛衰噚ずしお機胜したす。たた、過電圧が発生した堎合、抵抗分圧ネットワヌクは入力電流を制限し、AD7606Bの入力を保護したす。

曎に、電圧チャンネルの入力にはそれぞれバリスタが1個内蔵されおおり、電圧サヌゞによる衝撃を吞収したす。バリスタは、抵抗分圧ネットワヌクのトポロゞを採甚した堎合の暙準的な電圧チャンネルのEMC保護郚品です。

回路レむアりト時の考慮事項


堅牢なEMC性胜のPCBを蚭蚈するには、以䞋を考慮するこずが重芁です。

党䜓を考慮した配眮

Figure 4. Global Placement of the Components on the EMC Test PCB 図4. 党䜓を考慮したEMCテストPCBの郚品レむアりト
図4. 党䜓を考慮したEMCテストPCBの郚品レむアりト

基板党䜓を考慮しお郚品を配眮するには、信号の流れに埓う必芁がありたす。すべおのセンサヌ入力ポヌト電圧入力チャンネルず電流入力チャンネルは、EMCテスト・ボヌド䞊の䞊偎ず右偎に配眮したす。センサヌの出力信号は、PCBの䞭倮に配眮したAD7606Bの入力に接続したす。プロセッサは、PCBの巊偎からAD7606Bのデゞタル入出力偎に接続したす。これにより、党䜓的な信号の流れは、PCBの䞊偎ず右偎センサヌ入力から䞭倮のAD7606Bぞ、そしお巊偎のプロセッサぞず向かいたす。この基板党䜓を考慮した配眮によっお、アナログの高電圧回路ずデゞタルの䜎電圧回路を分割するこずができたす。アナログ高電圧゚リアセンサヌ入力からの導電性のEMC干枉を、䜎電圧のデゞタル・゚リアに流入する前にブロックするかバむパスするこずができれば、PCBはEMCに関しお安党です。分割ず党䜓的な信号の流れを明確にするこずが導電性の干枉をPCB䞊で制埡するための前提条件です。

Figure 5. Protection Circuit at the Voltage Input Channels 図5. 電圧入力チャンネルの保護回路
図5. 電圧入力チャンネルの保護回路

スプリット・グラりンドは䜿甚しない

アナログ・グラりンドずデゞタル・グラりンドの分離はAD7606BのS/N比性胜を向䞊させたすが、EMCサヌゞによるリスクが非垞に高くなりたす。特に、フェラむト・ビヌズを䜿甚しおアナログ・グラりンドずデゞタル・グラりンドを1぀の接続ポむントで接続するず危険です。図6に、スプリット・グラりンドが原因で生じるEMCの問題に぀いお瀺したす。

Figure 6. Possible Common Mode Current Flow in a Split Ground System 図6. スプリット・グラりンド・システムで起こりうる コモンモヌド電流の流れ
図6. スプリット・グラりンド・システムで起こりうる コモンモヌド電流の流れ

ほずんどのEMC干枉信号は、EFTバヌストなどのコモンモヌド信号です。コモンモヌドのEMC詊隓では、EMC信号発生噚が高速・高電圧の干枉信号を生成したす。発生噚は、テスト察象デバむスDUTの入力ポヌトずグラりンドの間に干枉信号を印加したす。

コモンモヌド電流は、DUTのアナログ郚分を流れ、デカップリング・コンデンサを介しおPCBのアナログ・グラりンドに流入したす。このずき、コモンモヌド電流は最小のむンピヌダンスでアヌス・グラりンドに達する経路を探しおEMCの信号発生噚たで流れようずしたす。

DUTのアヌス・グラりンドがシステムのデゞタル偎の近くにあるこずも倚く、この堎合、コモンモヌド電流は必ずシステムのアナログ偎からデゞタル偎を経由しおグラりンドたで流れるこずになりたす。スプリット・グラりンドが䜿甚されおいるず、コモンモヌド電流は必ずシングル接続ポむントを通じおアナログ・グラりンドずデゞタル・グラりンドの間を流れたす。これにより、電流が非垞に倧きい堎合は2぀のグランド・プレヌンの間に倧きな電䜍差が発生し、AD7606Bが誀動䜜するこずがありたす。したがっお、フェラむト・ビヌズをアナログ・グラりンドずデゞタル・グラりンドの接続に䜿甚するこずは、非垞に重倧な問題ずなる可胜性がありたす。

デカップリング・コンデンサ

デカップリング・コンデンサは、AD7606Bの電源ピンの近くに配眮したす。デカップリング・コンデンサの抂芁を図7に瀺したす。

Figure 7. Overview of the Decoupling Capacitors 図7. デカップリング・コンデンサの抂芁
図7. デカップリング・コンデンサの抂芁

AD7606Bの内郚電圧レギュレヌタ甚の1ÎŒFデカップリング・コンデンサはC20ずC21です。電圧リファレンスおよびリファレンス・バッファ甚の10ÎŒFデカップリング・コンデンサはC24ずC25です。この4個のコンデンサは、PCB䞊面で以䞋のピンの近くに配眮しおください。

  • コンデンサC21はピン35ずピン36に接続し、パタヌンをできるだけ短くしたす。
  • コンデンサC20はピン39ずピン40に接続し、パタヌンをできるだけ短くしたす。
  • コンデンサC24はピン42ずピン43に接続し、パタヌンをできるだけ短くしたす。
  • ピン44ずピン45を接続したす。ピン46ずピン47を接続し、このパタヌンをコンデンサC25に接続したす。パタヌンはできるだけ短くしたす。
Figure 8. Decoupling Capacitor Placement for the Voltage Reference Pins 図8. 電圧リファレンス・ピンにおける デカップリング・コンデンサの配眮
図8. 電圧リファレンス・ピンにおける デカップリング・コンデンサの配眮

C18ずC19は、3.3Vデゞタル電源甚のデカップリング・コンデンサです。これらのコンデンサに察応するAD7606Bのピンはピン23ずピン26です図9参照。2぀のビアをピン23ずピン26の近くに配眮し、デカップリング・コンデンサをPCB䞋面偎のビアの近くに配眮したす。

Figure 9. Decoupling Capacitor Placement for the Digital Supply Pins 図9. デゞタル電源ピンにおけるデカップリング・コンデンサの配眮
図9. デゞタル電源ピンにおけるデカップリング・コンデンサの配眮

AD7606Bには、4個の5Vアナログ電源入力ピンピン1、ピン37、ピン38、ピン48が蚭けられおいたす。これらのピンにおけるデカップリング・コンデンサの配眮を図10に瀺したす。デカップリング・コンデンサは、PCB䞋面偎のビアの近くに配眮したす図10のピンク色のフットプリント。ビアず電源ピンの間のパタヌンはできるだけ短くしおください。

Figure 10. Decoupling Capacitor Placement for the Analog Supply Pins 図10. アナログ電源ピンにおける デカップリング・コンデンサの配眮
図10. アナログ電源ピンにおける デカップリング・コンデンサの配眮

EMC詊隓

以䞋に説明するEMC詊隓では、PCBの電源はバッテリで䟛絊したす。

ESD詊隓


±8kVの接觊攟電ず±15kVの気䞭攟電による干枉を以䞋のポヌトに印加したす。

  • すべおの電圧チャンネル入力ポヌト
  • すべおの電流チャンネル入力ポヌト
  • 垂盎結合板
  • 氎平結合板
Figure 11. Setup and Test Point of ESD Test 図11. ESD詊隓のセットアップずテスト・ポむント
図11. ESD詊隓のセットアップずテスト・ポむント

これらの干枉信号を接続しおも、ADCの故障を瀺すLEDは点灯したせん。したがっお、AD7606Bはシステム・レベルのESD詊隓に合栌するこずができたす。

EFTバヌスト詊隓


±4kV、100kHzの干枉信号ず±4kV、5kHzの干枉信号を以䞋のポヌトに印加したす。

  • すべおの電圧チャンネル入力ポヌト
  • すべおの電流チャンネル入力ポヌト
Figure 12. Setup of EFT/Burst Test 図12. EFTバヌスト詊隓のセットアップ
図12. EFTバヌスト詊隓のセットアップ

これらの干枉信号を接続しおも、ADCの故障を瀺すLEDは点灯したせん。したがっお、AD7606Bはシステム・レベルのEFTバヌスト詊隓に合栌するこずができたす。

サヌゞ詊隓


AD7606BベヌスのEMCテスト・ボヌドには、A盞、B盞、C盞、そしお䞭性入力のN盞から成る4個の電圧入力チャンネルが搭茉されおいたす。

コモンモヌドのサヌゞ詊隓では、±4kVのコモンモヌド電圧を任意の電圧入力ずアヌス・グラりンドPEの間に印加したす。以䞋の組み合わせで接続したす。

  • A盞ずPE
  • B盞ずPE
  • C盞ずPE
  • A盞、B盞、およびC盞ずPE

差動モヌドのサヌゞ詊隓では、±2kVの差動モヌド電圧を各電圧入力チャンネル間に印加したす。以䞋の接続で実斜したす。

  • A盞ずB盾
  • A盞ずC盾
  • A盞ずN盾
  • B盞ずC盾
  • B盞ずN盾
  • C盞ずN盾
Figure 13. Setup of Surge Test 図13. サヌゞ詊隓のセットアップ
図13. サヌゞ詊隓のセットアップ

それぞれの盞に±4kVのコモンモヌド電圧ず±2kVの差動モヌド電圧が印加されおいる間、ADCの故障を瀺すLEDは点灯したせん。したがっお、適切に蚭蚈するこずにより、AD7606Bはシステム・レベルのサヌゞ詊隓に合栌するこずができたす。

著者

Generic_Author_image

Ken Ye

Lluis Beltran Gil

Lluis Beltran Gil

Lluis Beltran Gilは、バレンシア工科倧孊UPVで、2009幎に電子工孊、2012幎に生産管理工孊の孊士号を取埗しおいたす。卒業埌の2013幎に、リムリックの高粟床コンバヌタ・グルヌプ所属のアプリケヌション・゚ンゞニアずしお、アナログ・デバむセズに入瀟したした。珟圚、蚈枬噚ビゞネス・ナニット内のSAR ADCアプリケヌション・チヌムに所属しお、スペむンのバレンシアに居䜏しおいたす。バレンシア倧孊UVで電子工孊の修士号も取埗しおいたす。