高速システムのための高速オペアンプの選択と実装

1. はじめに

オペレーショナル・アンプ(オペアンプ)は、現在あらゆる電子機器の回路で使われています。オペアンプは、ある意味、多くの回路の間を結び付ける「接着剤」のようなものです。この汎用的な 3 端子デバイスは、外面上はきわめて単純かつ簡単明瞭なように見えますが、これから説明するとおり、決して単純なものではありません。さらに難しいことは、目的のアプリケーションに適したオペアンプを選択することです。最適なオペアンプをどのようにすれば、何百種類もあるオペアンプの中から、多数のパラメータを考慮しつつ選ぶことができるでしょうか。オペアンプの選択は、車を選ぶことにちょっと似ています。車を選ぶときは、何を車に求めているのかよく分かっています。高速な車か、低燃費車か、ハイブリッドか、低価格車か、小型車か、オプションや装備が豊富な車か、重いトレーラーを牽引できるものか、多数の乗客を運べる車か、それともオープンカーか?……。このように、いくらでもリストアップできます。オペアンプの選択の場合も、同じような考え方を当てはめることができます。しかし車を選ぼうとする人は、ショールームに入った時点で、何を求めているのか明確であるのに対して、オペアンプを選ぼうとする人は、自分は何を求めているのか、または自分のアプリケーションに何が必要かについて、あまり明確ではありません。

 

2. 適切なパラメータでオペアンプを絞り込み検索する

現在、ほとんどのオペアンプは、役立つ便利な情報を満載した、とても詳細なデータシートが用意されています。しかし場合によっては、情報が多すぎて困ることにもなりかねません。オペアンプの仕様としては、30~60 の図や測定結果はもちろん、30以上の個別のパラメータが表としてデータシートに記載されています。図 1 はオペアンプのデータシートに見られる代表的なパラメータです。

図 1 オペアンプのパラメータ
図 1 オペアンプのパラメータ

では、「どのパラメータが最も重要か」を知るには、どうしたらいいでしょうか。現実問題としては、あるアプリケーションにとって本当に重要なパラメータは、だいたい 4~7個です。ではその「4~7 個のパラメータ」とは何でしょうか。それはユーザやアプリケーションによって異なります。そのアプリケーションに最適なオペアンプを絞り込むには、上記のような車を選ぶときとは若干異なった、一連の質問をすることで可能となります。おまけに質問のいくつかはまったく同じなのです。

オペアンプを絞り込み検索する方法をいくつか考えてみましょう。まず上記の、車に関する質問のうちのいくつかを使うだけで、検索を絞り込むことができるのです。「高速性をお望みですか?どれくらい高速でしょうか?」。本稿で考えるアプリケーションでは、少なくとも 100MHz の-3dB 帯域幅を持つオペアンプが必要です。業界標準では、(高精度オペアンプに対して)帯域幅が50MHz を超えるオペアンプは「高速オペアンプ」と見なされます。というわけで、早速 1 つのフィルタを適用できて、検索の絞り込み方法が見つかったわけです。つまり「帯域幅」です。もう 1 つの簡単な検索を絞り込む方法は、電源から考えることです。システムの電源電圧は一般に固定電圧であり、電源回路に必要とされる制約条件を盛り込んだうえで、設計する必要があります。さらに入力バイアス電流、スルーレート、入力オフセット電圧(Vos)などもフィルタ・パラメータとして適用すれば、短時間で検索を絞り込むことができます。選択対象の膨大なオペアンプのリストに、これらのフィルタを適用してみたとき、これをボード線図のように考えてみれば、図 2 のようなプロットが得られます。

図 2 フィルタ方式によるオペアンプ選択の絞り込み(例:パラメトリック検索テーブル)
図 2 フィルタ方式によるオペアンプ選択の絞り込み(例:パラメトリック検索テーブル)

絞り込みフィルタを次々にかけていけば、どんなアプリケーションにおいても、そこで利用可能なオペアンプを絞り込むことができます。ここでは、重要なパラメータとして帯域幅、スルーレート、電源電圧、入力バイアス電流、入力オフセット電圧を使用しましたが、まったく別の条件でも可能です。たとえばアプリケーションにとっては、コスト、パッケージ・サイズ、消費電力が最も重要な場合もあります。何でもかまいません。アプリケーションにかかわらず、「フィルタを適用する」という、全く同じテクニックが有効なのです。今では多くのオペアンプのメーカーが、パラメトリック 検索テーブルにより、こうしたフィルタを簡単に適用できる手段を提供しています。重要だと思う複数のパラメータを設定するだけで、アプリケーションに適切な製品を絞り込むことができます。図 3 は、アナログ・デバイセズのウェブサイトにある、パラメトリック検索テーブルの一例です。

図 3 オペアンプのパラメトリック検索テーブル
図 3 オペアンプのパラメトリック検索テーブル

 

3. 回路のシグナル・チェーン(ブロック図)からオペアンプを選択する

オペアンプを選択するもう 1 つの方法は、回路のシグナル・チェーン(ブロック図)の部分ごとに、必要なオペアンプの機能を調べることです。「フロントエンド(入力)」、「リニア・シグナル・コンディショニング」、「ドライバ(出力)」という、 3 つの部分に回路ブロックを分けて、簡略化したシグナル・チェーンを図 4 に示します。ここではアナログ・デバイセズが提供している主な高速オペアンプ製品群で実現可能な特徴も示されています。

図 4 高速アンプのシグナル・チェーンの簡略ブロック図
図 4 高速アンプのシグナル・チェーンの簡略ブロック図

フロントエンド(入力)回路部分を考えるときに重要なポイントは、その回路が必要なのは高速アンプ(つまり >50MHz の ADA4857-1)か、低ノイズ(ADA4896/7)か、レール to レール入力が必要か、単電源入力だけでよいか(これはレール to レール入力に似ていますが、入力電圧範囲に正側の電源レールは含みません)、信号は差動かシングルエンドか、入力インピーダンスは高いのか低いのか(高入力インピーダンスの場合、一般に CMOS または FET入力のような、きわめて低い入力バイアス電流を持つオペアンプが好まれます)、帯域幅、電源電圧、電源電流、パッケージ・サイズなどのすべてが重要か、という点です。

リニア・シグナル・コンディショニング段についても、大部分は同じ質問を適用できます。信号処理は差動またはシングルエンドなのか、ダイナミック・レンジ(つまり信号振幅)はどうか、歪み条件はどうか、消費電力は重要か、そしてこの場合も帯域幅とスルーレートが重要な問題になります。

ドライバ(出力)段を検討するときは、アンプが駆動するのは何か、負荷はリアクタンス(容量性または誘導性)か抵抗性か、出力は大きな信号振幅を必要とするか(高電圧オペアンプまたはレール to レールが必要かもしれません)、大きな出力電流を供給する必要があるか、といった点を考えます。アプリケーションに合ったオペアンプを選択するときには、常にこれらのポイントを考慮する必要があります。

アナログ・デバイセズでは、目的のアプリケーションに最適なオペアンプを、簡単に選択できるようにしています。先に示した対話型の検索テーブルを使用して、さまざまなパラメータでフィルタをかけ、アプリケーションに最適なオペアンプを絞り込むことができます。高速アンプ製品群と高精度アンプ製品群のどちらも掲載している、70ページのオペアンプ・セレクション・ガイドもあります。この 2 つの製品群に分けられている、各デバイスの詳細な特性表を用いて、短時間でさまざまなアンプを選択したり、比較したりすることができます。このセレクション・ガイドには、さまざまなシグナル・チェーンとそのシグナル・チェーンでの推奨アンプのリストも含まれています。このセレクション・ガイドは、www.analog.com/opampselectionguide からダウンロードできます。また、印刷物として『オペアンプ・セレクション・ガイド』(日本語版)も用意しております。図 5 にセレクション・ガイドを示します。

図 5 『オペアンプ・セレクション・ガイド』
図 5 『オペアンプ・セレクション・ガイド』

 

4. 高速回路や高周波回路は基板レイアウトが大切

オペアンプを選択する場合、数多くの種類のオペアンプを現在入手できるため、選択に迷うことがあります。設計者/ユーザにとって一番大事なことは、回路の動作条件を完全に理解しておくことです。それさえきちんとしていれば、ここで説明したツールやテクニックを正しく適用できます。

オペアンプを選択して、単体の評価を終え、回路図に組み込んでしまうと、回路設計を成功させるための最後のステップとして、「基板レイアウト」が問題になってきます。特に高速回路または高周波回路では、回路全体を正しく動作させるのに、基板レイアウトは非常に重大な要素であるにもかかわらず、適切な注意が払われていないことがあります。どんなに設計が素晴らしくても、基板レイアウトがお粗末であったり、ずさんであったりすれば、意味がありません。基板レイアウト工程の全体を通じて、物事の先を読み、細部に注意を払うことによって、回路を期待どおりに動作させることができます。

 

5. 回路図にはできるだけ多くの情報を

優れた基板レイアウトは、優れた回路図から始まります。回路図を作成する際には、細心の注意を払うと同時に、大らかな気持ちで、回路やプリント基板上を流れる信号のフローを十分に検討してください。回路図にはできるだけ多くの情報を記載します。

通常必要な参照記号、消費電力、許容誤差のほかに、どのような種類の情報を回路図に記載すればよいのでしょうか。ここで、ありきたりの回路図を優れた回路図に変えるヒントをいくつかご紹介します。信号波形、ハウジングやエンクロージャに関する機械的情報、パターン配線長、アクセス禁止エリアに関する情報を書き加えてください。また、プリント基板の部品面に実装すべき部品を指定してください。さらに、調整に関する情報、部品定数の範囲、放熱に関する情報、インピーダンスを規定するパターン、注記事項、回路の簡単な動作説明、等々…(まだいくらでもあります)なども書き込んでください。優れた回路図の例は図 6 を参照してください。

図 6 「優れた回路図」の一例
図 6 「優れた回路図」の一例

 

6. 重要な部品の配置と基板レイアウトの指示

自分でプリント基板のアートワーク設計を行わない場合は、アートワーク設計担当者と相談する時間を十分にとってください。以心伝心を期待しないでください。基板レイアウト工程の最初の時点では、あなたが意見や指示を出すことが最も重要です。より多くの情報をアートワーク設計担当者に提供し、アートワーク CAD設計のプロセス全体を通して、相互の関わり合いを深めていけば、それに応じて優れたプリント基板アートワークを実現できます。

アートワーク設計者に指示する内容としては、入出力の位置を明示したプリント基板の略図、プリント基板の層構成(基板の厚み、層数、電源/グラウンド/アナログ/デジタル/RF の各種信号層および電源層の詳細)、各層に流れる具体的な信号、重要部品を配置する位置、バイパス用部品の正確な実装箇所、重要なパターン配線、インピーダンスを規定する配線、配線長を一致させるパターン、部品サイズ、互いに遠くに配置すべき(近接させるべき)パターン、互いに遠くに配置すべき(近接させるべき)回路、(遠ざけるべき)近接させるべき部品、プリント基板の部品面と半田面に実装する部品に関する情報などがあります。最初の段階で正確にレイアウトを決定しておけば、コストも労力も軽減でき、最終的には、設計にかかる時間を短縮できます。

 

7.プリント基板の寄生要素

寄生要素とは、文字通りプリント基板上に寄生した、回路動作に悪影響を及ぼす厄介者のことです。寄生要素には、 IC パッケージのリードや極端に長いパターンによるインダクタンスや、パッドとグラウンド間、パッドと電源層(内層)間、パッドとパターン間の容量、ビアとの相互影響作用が考えられます。そのほかにも、多くの要因が存在します。

高速回路では、わずかな寄生要素で回路の動作性能に悪影響が出ます。ときには0.2~0.3pF程度の寄生容量だけで、多大な影響が生じることがあります。図 7 の低周波回路の回路図を見てみましょう。次に同じ回路で、コンデンサやインダクタなどの寄生要素も考慮した回路図を図 8 で見てみましょう。

図 7 寄生要素が無視できる低周波オペアンプ回路図
図 7 寄生要素が無視できる低周波オペアンプ回路図
図 8 寄生要素を考慮すべき高速オペアンプ回路図
図 8 寄生要素を考慮すべき高速オペアンプ回路図
 

代表的な例を挙げてみます。オペアンプの反転入力端子に 1pF の浮遊寄生容量が加わるだけで、周波数領域で約2dBのピーキングが生じることがあります(図9)。反転入力において、内層グラウンドと、アンプを実装するパッドとの間で生じる浮遊容量が、オペアンプの入力容量に加わることにより、位相余裕が低下し、ピーキングや不安定性が生じる可能性があります。

図 9. 寄生容量によって増加したピーキング
図 9. 寄生容量によって増加したピーキング

問題となる寄生要素の発生源を見つけ出すときには、いくつかの基本的な公式を使用すれば、この厄介な要素の大きさを見積もることができます。式 1 は対向した平板間の容量を求める公式です(図 10 を参照)。

数式1

ここで C は容量、A は平板(つまり実装パッドのパターン)の面積(cm2)、k は基板材料の比誘電率、d は 2つの平板間の距離(cm)です。

図 10. 寄生容量
図 10. 寄生容量

その他の寄生要素として考慮すべきこととして、パターン上のインダクタンスがあります。これは極端に長いパターン配線によって生じます。式 2 はパターン配線のインダクタンスを求める公式です。ほんの数 nH のインダクタンスでも、信号の過渡応答に、リンギングやオーバーシュートを発生させてしまいます。

数式2

ここで W はパターンの幅、L はパターン配線長、H はパターンの厚さです。すべての寸法はミリメートル単位です。 図 11 を参照してください。

図 11 パターン配線インダクタンス
図 11 パターン配線インダクタンス

ビアもさらなる寄生要素であり、寄生インダクタンスと寄生容量の両方になることがあります。式 3 は寄生インダクタンスを求める公式です(図 8 を参照)。

数式3

ここで H はビアの高さ、D はビアの直径です(単位は cm)。

式 4 はビアの寄生容量を求める公式です。

数式4

ここで εrは基板材料の比誘電率、T は基板厚、D1はビア周囲のパッドの直径、D2は内層グラウンドのクリアランス直径です。寸法はすべてセンチメートル単位です。厚みが 0.157cm のプリント基板に 1 個のビアを設けるだけで、インダクタンスが 1.2nH、容量が 0.5pF も増加することになります。

 

8. 電源のバイパス処理

高速オペアンプでも、それ以外の高速回路であっても、最小限にノイズを抑えるために、アンプの電源端子で電源のバイパス処理を行うことは、プリント基板設計工程の中でも非常に重要なポイントです。

電源ピンとグラウンド間をきちんとバイパスすれば、ほとんどのケースで最良の結果が得られます。バイパスには、オペアンプの電源ピンとグラウンド間に複数のコンデンサを並列に接続します。並列のコンデンサはだいたい 2 本で十分ですが、回路によっては並列のコンデンサ数を増やすと、さらに良好な効果が得られます。

容量の異なるコンデンサを並列に接続すれば、電源ピンとグラウンド間で、広い周波数帯域にわたって、低い交流インピーダンスを維持できます。オペアンプの電源変動除去性能(PSRR)特性が悪化してくる周波数では、これは特に重要なことです。コンデンサでアンプの PSRR の劣化を補償することができます。広い周波数帯域幅において、電源ピンとグラウンド間で、低いインピーダンスの信号経路を実現できれば、オペアンプ内部に不要なノイズが混入することはありません。図12は複数のコンデンサを並列に実装するときの効果を示しています。低周波では大容量のコンデンサで、電源ピンとグラウンド間の経路のインピーダンスを低くできます。小容量のコンデンサは、高周波での応答性が優れています。コンデンサの自己共振周波数に達すると、容量が低下し、誘導性になります。複数のコンデンサを並列に実装するのはこのためです。つまり 1 個のコンデンサの周波数応答特性が悪くなるとき、もうひとつ(小容量の)のコンデンサが有効になるのです。

図 12. コンデンサのインピーダンスの周波数特性
図 12. コンデンサのインピーダンスの周波数特性

まず、オペアンプの電源ピンから接続を開始してください。容量と物理的サイズが最も小さいコンデンサをオペアンプと同じ実装面に配置します。この際には、そのコンデンサをオペアンプに可能な限り近づけて実装します。コンデンサのグラウンド側の端子は、できるだけ短いリード線またはパターン配線を用いて、グラウンド面に接続してください。電源レールとグラウンド間の干渉を最小限に抑えるために、可能な限りこのグラウンド接続をオペアンプの負荷に近づける必要があります。図 13 にこの方法を示します。

図 13. コンデンサを並列に使用して電源レールとグラウンド間をバイパス処理する
図 13. コンデンサを並列に使用して電源レールとグラウンド間をバイパス処理する

次に容量が小さいコンデンサを使用して、この手順を繰り返します。最初のコンデンサは 0.01μF、次のコンデンサは 2.2μF 以上で低 ESR の電解コンデンサが適切です。2012 サイズの 0.01μF コンデンサは、低い直列インダクタンスと優れた高周波特性を実現できます。

だいたいの場合、回路図と実際の基板レイアウトは異なるため、コンデンサの接続構成方法、使用個数、容量は、実際のプリント基板上の回路条件に基づいて決定します。

 

9. 内層グラウンド

内層グラウンドは、1 つの共通基準電位面として機能し、シールドを実現すると同時に、放熱を可能にし、さらに浮遊インダクタンスも低減できます(ただし寄生容量は増加します)。内層グラウンドを使用するメリットはいろいろありますが、「できること」と「できないこと」があるため、実装する際には十分に注意してください。

理想的には、プリント基板の1つの層をグラウンド・プレーン専用として使用します。グラウンド面全体が切れ目のない連続的なものであれば、ベストな結果が得られます。内層グラウンドの一部を取り除いて、本来は専用であるべきこの層に、ほかの信号を通そうなどという考えは捨ててください。内層グラウンドは、信号パターンと内層グラウンド間を通る磁界をキャンセルできる効果によって、パターン配線のインダクタンスを低く抑えることができます。内層グラウンドの一部を除去すると、パターン配線に予期しない寄生インダクタンスが生じることがあります。

内層グラウンドは表面積と断面積が大きいため、内層グラウンドの抵抗値は非常に小さくなります。低い周波数では、電流は抵抗値が最も低い経路を流れますが、高い周波数では、インピーダンスの最も低い経路を流れます。

高速オペアンプの場合は、入力および出力パッドの下層の内層グラウンドを取り除くと、性能が改善します。出力側の容量性負荷(浮遊容量も含む)が、フィードバック・ループにポール(極)を形成してしまいます。これによって位相余裕が低下し、回路の動作が不安定になることがあるからです。

信号のグラウンド配線と内層グラウンドともども、アナログ回路とデジタル回路は、可能な限り遠くに離してください。高速な波形の立上がりエッジにより電流スパイクが生じ、これが内層グラウンドに流れ入みます。このような高速な電流スパイクによってノイズが発生し、アナログ回路の性能が劣化するおそれがあります。デジタル回路およびアナログ回路それぞれの、グラウンド電流やノイズが、回路内を循環するのを抑えるために、アナログ回路とデジタル回路の各グラウンド(および電源)は、共通グラウンドの 1 点に接続してください。

 

10. パッケージ

オペアンプはさまざまな種類のパッケージで提供されています。選択したパッケージによっては、アンプの高周波性能に影響をきたすことが考えられます。主な要因としては、上記に説明した寄生容量があります。

アナログ・デバイセズでは、低歪み構成のピン配置のアンプを供給しています。アナログ・デバイセズの一部のオペアンプ(AD8099、ADA4899、AD8045、ADA4857-1、AD8000 など)に採用されている、低歪みを実現可能な新しいピン配置は、パターン・レイアウトを簡素化でき、すっきりするだけでなく、2 つの重要な点で性能が改善できます。 LFCSP パッケージでの「低歪みのピン配置」では、従来方式のオペアンプのピン配置が採用されていますが、ピンが反時計廻りに 1 本ずつずれて配置されており、さらに帰還専用ピンと呼ばれる 2 本目の出力ピンが追加されています。

この「低歪みのピン配置」によって、図 14 に示すように出力(帰還専用ピン)と反転入力端子間で短い接続が可能 になります。これにより大幅にレイアウトを小型化、効率化できます。

図 14. 1 番ピンが専用帰還ピンのプリント基板レイアウトと AD8099 のピン配置
図 14. 1 番ピンが専用帰還ピンのプリント基板レイアウトと AD8099 のピン配置

もう 1 つのメリットは、2 次高調波歪みが低減することです。この LFCSP パッケージの新しい「低歪みのピン配置」では、+IN から-VSへの結合をなくし、2 次高調波歪みが大幅に低減できます。場合によっては最大 14dB も低減できます。

このパッケージには、消費電力でも利点があります。LFCSP と SOIC は、どちらも放熱パッドを備えているため、パッケージの熱抵抗が低減しています。そのためデバイスは低い温度で動作し、信頼性が向上します。

 

11. ルーティングとシールド

プリント基板上の回路には、高電圧や低電圧、大電流や小電流、DC から GHz までの周波数など、さまざまなアナログ/デジタル信号が混在しています。このため信号間の干渉を防ぐことが難しい場合もあります。

どの信号が影響を受けやすいか考え、さらにその信号の品質を維持するために、どんな対策を取ればよいかを決定することが重要です。内層グラウンドは、信号に対する共通基準電位となりますが、これをシールドにも利用できます。次の注意点を守るとよいでしょう。

1. 同じプリント基板上を並走する長い配線、近接する信号パターンを、可能な限り少なくすると、誘導性結合を低減できます

2. 隣接する層間での長いパターン配線を可能な限り少なくすると、容量性結合を低減できます

3. 高い絶縁特性が要求される信号パターンは、それぞれ別の層で配線します。これらを完全に分離することができない場合は、グラウンド・プレーンを挟んでパターンが直交して走るようにしてください。直交配線によって容量性結合が最小限に抑えられるとともに、グラウンドが電気的シールドの役割を果たしてくれます。この方法はインピーダンス・コントロールするパターンを形成する場合にも使用できます

ガード・リング、すなわち「ガード」も、オペアンプでよく使われるシールド方法です。これにより、影響を受けやすいハイインピーダンス経路に、迷走電流が流れ込むのを防ぐことができます。影響を受けやすいハイインピーダンス経路と同じ電位を維持、もしくはその電位で駆動されるように、そのハイインピーダンス経路を完全に囲むリング・パターンを作れば、低インピーダンスな同電位面を作ることができます。これによって、影響を受けやすいハイインピーダンス経路に迷走電流が流れ込まないようにします。図 15(a)は反転および非反転構成オペアンプのガード・リング回路図です。図 15(b)は SOT-23-5 パッケージの場合の、それぞれのガード・リングの標準的な実装方法を示しています。

図 15 ガード・リング。(a) 反転および非反転動作、(b) SOT-23-5 パッケージでの例
図 15 ガード・リング。(a) 反転および非反転動作、(b) SOT-23-5 パッケージでの例

ルーティングとシールドには、これ以外にも様々な方法があります。これらに関するさらに詳しいことについては、アナログ・デバイセズのアプリケーション・ノートなどを参照してください。

 

12. まとめ

アナログ回路の性能を最適化するには、適切なオペアンプの選択が重要です。適切なオペアンプを選択することが難しい場合もありますが、アナログ・デバイセズでは、選定を簡単に行うことができるツールを多数用意しています。オペアンプの回路設計、特に高速回路の設計をうまく行うには、オペアンプと回路/プリント基板を十分に理解して、レイアウトすることが大切です。優れた回路図は優れたレイアウトを実現する上での基本です。さらに、部品とパターン配線のレイアウトに関して、回路設計者とアートワーク設計者が密接に協力し合うことが、特に不可欠です。考慮すべきポイントとしては、電源のバイパス処理、寄生要素を最小化すること、内層グラウンドの活用、オペアンプのパッケージの影響を考慮すること、ルーティングおよびシールドなどがあります。

John Ardizzoni

John Ardizzoni

John Ardizzoniは、アナログ・デバイセズの高速リニア・グループの上級アプリケーション・エンジニアです。 マサチューセッツ州ノースアンドーバーのメリマック・カレッジでBSEE(電子工学士)を取得し、2002年にアナログ・デバイセズに入社しました。エレクトロニクス業界で30年以上のキャリアがあります。