要約

このアプリケーションノートでは、センサアプリケーション用の計装アンプ(IA)の使用について考察します。主としてシステムの課題や実装の選択肢に焦点を当て、集積回路のIAのための新しいアーキテクチャについて説明し、さらにレシオメトリックブリッジやローサイド電流検出などのアプリケーションの概要について述べています。

同様の記事が、Electronic Designの2008年2月28日号に掲載されています。

一般的にセンサの測定値は、対象となる物理的な現象が電子回路のパラメータ(抵抗や容量など)に変換されるため、これをブリッジ回路で読み取ることができます。ブリッジ回路は、温度や電源電圧に比例した出力電圧や電流の信号を生成するため、測定システムによってこれらの変動要素を補償することができます。センサの例を以下に示します。

• 温度検出のためのサーミスタ
• 圧力検出のための抵抗性/容量性歪みゲージ
• 方向/位置検出のための磁気抵抗センサ

今日のセンサアプリケーションは、家庭用電化製品(体温計、体重計、GPSシステム)から車載機器(燃料センサ、ノッキングセンサ、ブレーキラインセンサ、ウィンドウ挟み込み制御)や産業/医療計測(弁の位置検出、温度ベースのシステムのキャリブレーションとアラーム、およびECG)にまで及んでいます。これらの環境では、多量のEMIノイズ、電源高調波、グランドループ電流、およびESDスパイクが存在しますが、取り出すべき対象の信号は極めて小さなレベルです。このため、アナログセンサのインタフェースが重要となり、厳格な仕様を維持する一方で、環境現象を阻止する必要があります。商業的な成功を収めるためには、低コスト、小型化、および低消費電流(電池駆動の計器の場合)も実現する必要があります。

増幅すべきか、せざるべきか

システム設計者は、外部のノイズ現象に対する信号の耐性の向上を願って、アナログチェーンを短くしたいと考えています(ディジタル回路は通常、ノイズに対する耐性を備えています。ただし、常に備えているわけではありません)。過去には、長いアナログチェーンのため、連続的に各段階で特定の信号処理の作業に取り組んできました。たとえば、ある段階では、コモンモード除去なしに差動利得が設けられ、また別の段階では、差動利得なしにコモンモード除去が設けられています。高電圧のデュアル電源レイルによってもアナログ回路に対する信号対ノイズの制約が緩和されます。アナログチェーンを短くしたいという要望が高まることによって、また単電源で低電圧のアナログ電源レイルが求められるようになって、これらの問題に対処する革新的なアーキテクチャが開発されました。

システム設計の初期に決定すべき事項の1つは、ADCとセンサをじかに接続することができるかどうかということです。じかに接続することによって、一部のアプリケーションではスペースと電力の両方を節減することができます。たとえば、高抵抗のレシオメトリックブリッジでは、多くのADCに存在する基本の内部リファレンスを使用することができるため、外部リファレンスが不要となります。

一方、その他の多くのケースでは、以下に示すように計装アンプ(IA)を使用してセンサをADCに接続することが行われています。

• 小さなアナログ信号をその信号源において増幅することで、特定のアプリケーションで(特にセンサがADCから少し離れている場合)、信号対ノイズ比を全体的に向上することができます。
• 多くの高性能ADCには、ハイインピーダンス入力が備わっていないため、ADCの仕様のすべての利点を引き出すためには、低ソースインピーダンスのアンプによってADCを駆動することが必要になります。このような構成で中間アンプがない場合は、入力電流のスパイクやソース抵抗の不整合などの異常現象によって利得の誤差を生み出すおそれがあります。
• 外付けのアンプによってアプリケーションの信号調整(フィルタリング)を最適化することができます。
• IAが生み出す利得によって、システム設計の制約が軽減され、さらに全体的なシステムコストが削減されるため、センサとADC間のインタフェースが改善されます。たとえば、利得のないセンサの信号を読み取るためには、センサの信号を増幅する場合に比べて、高価で、はるかに高分解能のADCが必要となります。

低オフセットが極めて重要

学校の教科書は、理想的な世界を説明する場合には優れた力を発揮します。式の中の未知数はすべて算出することが可能で、すべての問題の答えが巻末に記載されているのです。しかし、現実の世界を記述するためには、アナログ回路を正常に機能させるために長時間実験室で奮闘する必要があります。ほとんどの場合、すぐ近くに答えが存在しているのですが...

センサ信号の読み取りにIAを使用するときに発生する、さまざまなDC誤差の原因の中でも、入力オフセット電圧(V_OS)の影響がおそらく最も重要であると考えられます。実際、他のDC誤差の原因はすべてV_OSでモデル化されます。DC CMRRは、入力コモンモード電圧を用いてDC V_OSの変化を表し、DC PSRRは電源電圧の変動を用いてDC V_OSの変化を表しています。

製造中にV_OSのキャリブレーションを行える場合でも、V_OSの(温度と時刻に対する)ドリフトは、初期のDCオフセットそのものよりも重大な要素になります。このようなドリフト誤差は、チップ内のアクティブ回路によって最適に対処することができます。

AC誤差の重要な原因の1つはノイズですが、これは半導体チップの設計とプロセス固有のものです。ほとんどのセンサ信号は高利得ブロックで増幅されるため、入力換算ノイズも同じ利得で増幅されます。ノイズには2つの形態があります。ピンクノイズ(1/fノイズまたはフリッカノイズとも呼ばれる)とホワイトノイズです。低周波数(100Hz以下)ではピンクノイズがより重要になり、高信号帯域幅では一般的にホワイトノイズがチップ性能を決定付けます(図1)。ほとんどのIAは、低周波信号を取り扱うため、この記事ではピンクノイズについて詳細に検討します。

図1. 半導体デバイスのノイズ密度

従来の低ノイズアナログ回路の設計では、入力段の回路にバイポーラトランジスタがよく使われています。特にピンクノイズを低レベルに維持する必要がある場合によく使われます。ピンクノイズは、半導体表面の欠陥場所で再結合が生じるときに発生します。このため、CMOSデバイスのノイズの方が、バイポーラデバイスのノイズよりも大きく、かつコーナー周波数も大きくなる傾向にあります(ピンクノイズの密度がホワイトノイズの密度に等しくなる周波数は、ノイズコーナー周波数で定義されます)。

ほとんどのセンサはハイインピーダンス入力を採用しているため、CMOSフロントエンドをIAで使用することが必須となります。このため必然的に高レベルの低周波数ノイズが伴うことになります。幸いなことに、入力オフセット電圧を連続的に相殺するゼロドリフトの回路設計手法が、低周波数入力のピンクノイズを相殺するのにも役立ちます。

クールな新アーキテクチャは真にホット：3つのオペアンプ対インダイレクト電流フィードバック

従来のIAは3つのオペアンプを使用して入力バッファ段と出力段を構築します(図2)。入力バッファ段には、差動利得、ユニティゲインのコモンモード利得、およびハイインピーダンス入力のすべてが用意されています。さらに差動アンプの出力段には、コモンモード利得がゼロのユニティゲインの差動利得が用意されています。このIAは、多くのアプリケーションでまったく問題なく機能しますが、その単純さゆえに2つの大きな欠点が潜んでいます。使用可能な入力コモンモードの電圧範囲が限られているということと、そのAC CMRRが限定されているということです。

図2. 従来の3つのオペアンプ構成のIA

3つのオペアンプアーキテクチャに基づくIAは、伝達特性が限定されています(図3)。このアーキテクチャのため、入力コモンモードと入力差動電圧の特定の組み合わせ時に、バッファアンプA1およびA2の出力は電源レイルまで飽和する可能性があります。この状態では、IAは入力コモンモード電圧を除去しなくなります。

図3. さまざまなコモンモード電圧における伝達特性の制限(高利得の場合｢目｣が縮む)

このため、ほとんどの3つのオペアンプIAのデータシートでは、使用可能な入力コモンモード電圧対出力電圧のグラフが示されています。出力電圧は、単純に入力差動電圧に比例したものであるため、このグラフの2軸は、｢入力コモンモード電圧｣と｢入力差動電圧｣という名称にすることもできます。六角形の内部の灰色の領域は、動作の｢有効｣ゾーンを表しています。このゾーン内では、アンプA1およびA2が電源レイルにまで飽和することはありません。

図3のグラフは、単電源アプリケーションに対して重大な意味を示すことがわかります。コモンモード電圧は容易に回路グランドに接近する可能性がありますが、灰色のゾーンがこのグランドにまで広がることはありません。特定のアプリケーション(ローサイド電流検出など)は、従来の3つのオペアンプIAを使用することはできません。入力コモンモード電圧がグランド電位に等しくなるからです。

3つのオペアンプIAは、差動アンプ周りのオンチップ抵抗をマッチングさせることによってDCにて大きなコモンモード除去を得ることができますが、このようなIAのフィードバックアーキテクチャは、AC CMRRの品質を大幅に劣化させるおそれがあります。この問題および他の欠点を克服するため、代わりとなるIAアーキテクチャが開発されています。たとえば、デュアルg_Mインダイレクト電流フィードバック手法によって、かなり優れた成果が得られています(図4)。

図4. IAのインダイレクト電流フィードバックアーキテクチャ

デュアルg_Mアーキテクチャは、マッチングされた2つのトランスコンダクタンスアンプと高利得アンプで構成されます。各マッチングアンプは、同じg_Mを備えているため、その入力端での差動電圧は等しくなり、したがって出力電圧は抵抗分圧器比R_f/R_gによって決まります。出力コモンモード電圧は、REF端子の電圧で設定されます。入力g_Mアンプによって実装された電圧-電流変換は、本質的に入力コモンモード電圧を受け入れず、アンプはDCとACのCMRRの値が大きくなります。

インダイレクト電流フィードバックIAのアーキテクチャを使用すると、入力コモンモード電圧が負の電源レイルに等しい場合でも、最大出力電圧スイングが得られます。このため、3つのオペアンプIAアーキテクチャでは得られない広い動作範囲が実現します。マキシムから入手可能なこのIAタイプの例として、MAX4460/MAX4461/MAX4462およびMAX4208/MAX4209があります。

オフセット相殺手法：ドリフトのキャッチ?

上述したように、IAに関する2つの重要な仕様は、ピンクノイズ(1/fノイズまたはフリッカノイズとも呼ばれます)とV_OSおよびその(温度と時刻に対する)ドリフトです。1/fノイズは低周波現象であるため、｢ゼロドリフト｣と入力オフセット電圧の相殺を達成するために使用する多くの回路手法が1/fノイズの除去にも使用できます。これらの手法としては、サンプリングアンプ、自動ゼロ化アンプ、チョッパアンプ、チョッパ安定化アンプ、およびチョッパ-チョッパ安定化アンプ(たとえばMAX4208)があります。これらのアーキテクチャは、多数の記事に記載されており(｢参考文献｣を参照)、それぞれが、使用可能な信号帯域幅、スイッチングノイズ、および結果として得られる入力オフセット相殺の精度による異なる組み合わせを実現しています。

たとえば、入力オフセット電圧のオートコレクトのため、フライングコンデンサを用いたサンプリング手法がIAに適用されています。ただし、サンプリングする入力は完全にハイインピーダンス構造ではないため、得られるシステムレベルでの精度は、ソース抵抗のミスマッチによって損なわれるおそれがあります。これらは、特定の不平衡ブリッジで見られるものです。

アプリケーション

この項では、2つのIAアプリケーションについて述べます。レシオメトリックブリッジ回路とローサイド電流検出アンプです。

明日に架ける橋(= 混乱を救うブリッジ)

標準のブリッジ測定システムの1つの形態としてレシオメトリックブリッジがあります。これは類似の高精度をもたらしますが、低コストで実現します。コストが安い理由は、レシオメトリックブリッジでは、ブリッジとADCリファレンス入力を駆動するための高精度の基準信号源を必要としないからです。代わりに、電源レイルなどの｢無料｣の比較的精度の低い高ppm/℃の基準信号源を使用して、ブリッジとADCの両方を駆動することができます。

よく知られたことですが、レイルトゥレイル出力を備えたオペアンプでも、最高精度を維持しながら一方のレイルの数百ミリボルト以内にその出力を駆動することは難しいことです。ユニポーラ信号入力を備えたダイナミックレンジの広いアンプの場合、グランドよりも約250mVだけ大きいバイアスを出力にかける必要があります。バイアス電圧は抵抗チェーンの一端を駆動するため、意図しない利得誤差が生じないよう低出力インピーダンスのバッファによってバイアスを駆動する必要があります。また、出力誤差を最小にするには、このユニティゲインオペアンプのバッファは、DCオフセットが低くてドリフトが低くなければなりません。

マキシムのIA(たとえばMAX4208)は、高精度のゼロドリフトオペアンプバッファとデュアルg_Mインダイレクト電流フィードバックIAを小型のµMAX®パッケージに集積しています。このバッファと簡単な外付けの抵抗分圧器(図5)を使用することで、ADCリファレンス電圧に比例する安定したバイアスリファレンス電圧を構築することができます。また、差動入力ADCの入力の1つを駆動することもできます。IAに内蔵のチョッパ-チョッパ安定化アーキテクチャによって、メイン(フォワード)経路とフィードバック経路のオペアンプバッファとg_Mアンプの両方でピンクノイズの影響を排除します。この製品には、シャットダウンモードも備わっており、節電が重視されるアプリケーションに役立ちます。

図5. レシオメトリックブリッジの駆動(MAX4208-MAX4209)

完全な電流検出

今日のポータブル電子デバイスでは、アクティブなパワーマネジメントの必要性が増大しており、電流検出アンプへの関心が新たに高まっています。グランド検出IAをメモリモジュールやマイクロプロセッサのコア電圧経路におけるハイサイド電流検出アンプとして使用したり(図6)、あるいはHブリッジパワーエレクトロニクスコンバータのリターン経路におけるローサイド電流検出アンプとして使用したりすることができます。これらのアプリケーションにおける電流は非常に大きいため(90Aに達する場合もある)、検出抵抗での極度の電力損失を避けるため、検出電圧は極めて小さくする必要があります。ほとんどの場合、この検出抵抗は、単に電源インダクタ自体のESRになります。このような小さな検出電圧を正確に読み取るには、正確な増幅を必要とする最小検出電圧(つまり最小負荷電流)に比較してV_OSを極めて小さくする必要があります。

図6. コンピュータアプリケーションにおける大電流の検出(MAX4208)

コンピュータハードウェアにおけるコア電圧は0.9V～1.5Vに変動する可能性があるため、小さくて変動するコモンモード電圧が存在する中で小さな検出電圧を測定する必要があります。したがって、MAX4208のように、低V_OS、高CMRR、および単電源アプリケーション用に最適化されたアーキテクチャを備えたIAは、この目的に理想的なIAです。

結論

新しいアプリケーションが出現することで、理想の計装アンプの追求が継続的に加速化されています。これによって、V_OS、V_OSのドリフト、および1/fノイズの問題に取り組む際に多数のアーキテクチャを利用することができるようになっています。チップ技術の利点を十分に活用するためには、計装アンプ設計のニュアンスを理解し、またこの設計がアプリケーションのニーズにどのように関連するのかを理解することが大切です。

参考文献

• Thomas Frederiksen著｢Intuitive IC Op Amps｣ (National Semiconductor Technology Series、1984年)

• Paul HorowitzおよびWinfield Hill著｢The Art of Electronics｣ (Cambridge University Press、1989年)

• Jerald Graeme著｢Optimizing Op Amp Performance｣ (McGraw-Hill、1997年)

• Johan Huijsing著｢Operational Amplifiers-Theory and Design｣ (Kluwer Academic Publishers、2001年)

• Eric Nolan、Reza Moghimi著｢Demystifying Auto-Zero Amplifiers｣、Analog Dialogue (Analog Devices, Inc., 2000年5月)

• Thomas Kugelstadt著｢Auto-zero amplifiers ease the design of high-precision circuits｣、TI Analog Applications Journal (2005年)