要約

遅延量の測定は、従来、アクティブプローブを高速オシロスコープに接続して行っていましたが、クロック速度の上昇に伴い、この方法で正確な結果を得ることが難しくなってしまいました。プローブ自体が高速信号パスの一部となって測定対象信号をひずませ、誤差が発生するためです。また、PCB (プリント基板)のパターンによる遅延誤差をなくすため、プローブはデバイス端子に直接触れさせなければなりませんが、この実現には複雑で難しい作業が必要となります。このアーティクルでは、TDR (時間領域反射率測定)測定によってプローブ誤差を最小限におさえ、伝搬遅延の測定精度を高める方法を紹介します。

このアーティクルはマキシムの｢エンジニアリングジャーナルvol. 68｣(PDF、5.1MB)にも掲載されています。

分析方法

このアーティクルでは、下記3点を基本前提としています。

1. TDR (時間領域反射率測定)でプローブ誤差を最小限に抑えます。TDRは通常、信号パスに沿って長さに対してインピーダンスがどのように変化するのかを測定したい場合に用いますが、伝搬遅延の測定においても、TDRは有効なツールとなります。
2. 直接測定は避けます。負荷がかかるため、アクティブプローブを使うと測定が複雑になる上、誤差を引き起こします。
3. 実例を使って手法を示します。このアーティクルでは実例としてMAX9979を取りあげます。ATE用の高速ピンエレクトロニクス回路を搭載したチップです。このほか、デュアル高速ドライバ、アクティブ負荷、1Gbps超で動作するウィンドウコンパレータも搭載されています。

このアーティクルで紹介するアプローチは、いずれの高速デバイスにも適用可能です。

TDRの基礎

TDRという手法では、信号パスに沿って高速信号を伝播させ、その反射を測定します。この反射から、信号パスに沿ったインピーダンスと、インピーダンスの変化に対応する信号遅延量がわかります。TDRについての簡単な説明を図1に示します。

図1で注意すべきポイントは以下の2点です。

1. T_DLYは、測定対象のPCB (プリント基板)パターンによる遅延です。
2. Z_Oは、測定対象のPCBパターンが持つインピーダンスです。

測定方法とEVボード

ナノ秒クラスの遅延を測定するためには、通常、超高速パルスジェネレータ、高速スコープ、超高速プローブを用意する必要があります。今回は80E04 TDRサンプリングモジュールを用意し、Tektronix^® 8000 (図2)シリーズのオシロスコープ(TDS8000、CSA8000、CSA8200)が持つTDR測定機能を利用します。そのほか、MAX9979EVKIT (評価キット)、Hewlett Packard 8082Aパルスジェネレータ、TDS8000/80E04も用意しました。図3はMAX9979EVKIT基板の一部です。TDR測定機能と高速差動パルスジェネレータを持つ高速スコープであれば、どれを使っても同様の結果が得られます。

今回の分析では、以下の測定を行います。

• PCB上のDATA1/NDATA1 SMAエッジコネクタからMAX9979 ICのDATA1/NDATA1入力端子までの遅延量。MAX9979のDUT1 (試験対象デバイス)出力からSMAコネクタ、J18までの遅延量。
• DUT1出力をCSA8000につなぐ試験ケーブルの遅延量。
• DATA1/NDATA1入力からDUT1出力、ケーブル、CSA8000までの総遅延量。
• 最後にMAX9979による遅延量を算出します。

DATA1/NDATA1入力のモデル

TDRは複雑な応答をするため、SPICEシミュレータで入力遅延のモデルを作成し、このシミュレーションと測定結果を比較します。図4を見てください。

図4に関する注釈。

• PCBパターンは長さ6インチ、インピーダンス65Ωとして遅延量のモデルを作成しました。このインピーダンスは、DATA1/NDATA1 PCBパターンが持つインピーダンスとほぼ等しいのです。このインピーダンスは50Ωであるべきなのですが、TDR測定時に明らかとなるように、現実には63Ωとなっています。
• NDATA1出力はグランドに落とされています。DATA1とNDATA1は対称形となっており、MAX9979端子までの長さが等しいため、DATA1側のPCBパターンについてのみ測定を行います。
• パルスジェネレータと接続する12インチのケーブルについてもモデルを作成していますが、あとで明らかとなるように、実際の伝搬遅延量測定では不要です。

DATA1/NDATA1入力のシミュレーション

TPv3における波形のSPICEシミュレーションを図5に示します。

図5のデータから、さまざまなことがわかります。

• 入力信号はステップ関数です。ステップ幅は0.5V。これは、CSA8000によるTDR信号をエミュレートするためです。
• 時間が、このモデルのさまざまな要素による遅延を表します。
  
  
  1. ステップ1は、パルスジェネレータからの12インチケーブルを表しています。この遅延時間は約3nsで、実際の遅延量の倍となっています。このケーブルの遅延量は1.5nsです。
  2. ステップ2は、DATA1のPCBパターンを表しています。この遅延は約2nsです。PCBによる実際の遅延量はこの半分の1nsです。
  3. 残りの遅延は、DATA1 PCBパターンを通じたパルスの反射によるものです。
• Y軸はさまざまな要素のインピーダンスです。単位はボルトで、インピーダンスへ変換することができます。
• X軸はシングル入力のステップ信号による信号反射のシミュレーションにおける時間です。信号の比較は図1を見てください。これらの信号の長さが、各要素による遅延量を表しています。

MAX9979の伝搬遅延量測定

以下の6ステップにより、伝搬遅延量の測定を行います。

ステップ1−DUT1ノードをCSA8000垂直入力に接続する長さ2インチのSMAケーブルによる遅延を測定します(図6)。

測定手順は以下のとおりです。

• 2インチのSMA-to-SMAケーブルを80E04 TDRモジュールの入力の一方に接続します。反対側はオープンのままです。
• TDRプルダウンメニューから測定を行います。
• この形は、図1の｢オープン｣例とまったく同じであることに注意してください。測定結果は804psでした。これはケーブルによる遅延量の倍ですから、ケーブルによる遅延は402psとなります。
• 2番目のステップは、トップステップとボトムステップのちょうど半分である点にも注意してください。TDRの原理を考えれば、これは、この2インチケーブルが50Ωだと示していることがわかります。
• この2インチケーブルも、測定に関係する遅延パスの一つです。

ステップ2−DATA1入力信号のPCBパターンによる遅延/インピーダンスを測定します。

このデータからも、さまざまなことがわかります。

• 図7は、図5に示すシミュレーションのグラフとそっくりです。このことから、モデルの精度が高いことがわかります。
• カーソルは、ラインインピーダンスの測定にセットしてあります。最初のステップは49.7Ωで、これはCSA8000からのケーブルのインピーダンスです。予想どおりの結果です。
• 2番目のカーソルは97.8Ωとなっていますが、これはMAX9979内部でDATA1/NDATA1を結ぶ100Ω抵抗のインピーダンスです(図4参照)。これも予想どおりです。
• 第2のステップが示すインピーダンスは50Ωとなっていません。このステップが示すインピーダンスはDATA1 PCBのもので、約63Ωとなっています。つまり、DATA1とNDATA1のPCBパターンは本来50Ωとなるべきですが、そうなっていません。
• 大きな振幅は150Ωで、これは50Ωケーブルと100Ω抵抗器を合わせたものです。この振幅が発生するのは、3次反射のみです。

この測定は簡単です。

• 12インチSMAケーブルの一端をCSA8000に接続し、他端をMAX9979EVKITのDATA1 SMA入力コネクタに接続します。
• SMAグランドでNDATA1 SMAコネクタをグランドに落とします。図4に示すとおりです。12インチSMAケーブルの長さは伝搬遅延の測定に影響を与えませんが、できる限り短くしておくべきです。
• MAX9979EVKITに電源を投入する必要はありません。この測定は、MAX9979を基板にはんだ付けした状態で行いますが、電源を投入する必要はありません。デバイスを基板にはんだ付けしていない状態で行う人もいます。MAX9979を取り除くと、図1のオープン条件をシミュレーションするクリーンな3ステップ信号が得られます。どちらの方法で行っても、時間の計測結果は同じとなります。

図8は、第2のステップ−DATA1のPCBパターンによる遅延を測定しているところです。以下の点に注意してください。

• 第1のステップはケーブルで、この遅延は気にする必要がありません。
• 測定結果は1.39nsで、PCBの遅延はこの半分、つまり0.695nsとなります。この遅延量はモデルよりかなり大きな値ですが、モデルは比較ができる程度の精度しか考えていないので構いません。
• 測定は信号ディップ間で行います。ディップは基板のSMAとMAX9979のDATA1端子によるキャパシタンスを表しています。つまり、ディップ間で測定を行えば、SMAと端子の遅延が得られます。逆にバンプもありますが、これはSMAと基板の接続が持つインダクタンスを示しています。基板の総遅延が得られるように、測定はバンプよりも前で行います。この後のTDR測定では、キャパシタンスとインダクタンスによるこのディップとバンプを活用します。

ステップ3−DUT1出力信号のPCBパターンによる遅延/インピーダンスを測定します。

図9のスコープトレースは図7、図8と同じセットアップで得られたデータです。CSA8000 80E04モジュールとMAX9979EVKITのDUT1 SMAの接続には、2インチのSMAケーブルを使用しています。以下の点に注意してください。

• 第1のステップは2インチケーブルによるものです。TDR信号は0.5V、第1のステップは250mVでした。これは予想どおりの結果で、ケーブルのインピーダンスが50Ωであることを表しています。
• DATA1測定に関する前述の説明と同様、DUT1の遅延は2つのディップ間で行います。ディップ間のレベルも50Ωを表しています。つまり、DUT1のPCBパターンは短く、50Ωという理想に非常に近くなっています。
• インピーダンスは、DATA1のパターンが63ΩでDUT1ノードは50Ωでした。つまり、DATA1入力のほうがDUT1出力よりも金属パターンの幅が狭いことになります。両者は等しいことが理想です。幅が異なることがTDR測定によって明らかとなったわけで、これは誤差ではありません。DUT1パターンの金属幅が狭くインピーダンスがわずかに高くなっているということは、DATA1金属パターンのキャパシタンスも小さくなることを意味します。データのパターンは最も長い部分であり、できる限り広い帯域を確保するためには、この部分のキャパシタンスを極力低く抑える必要があります。
• DUT1 PCBによる遅延は測定が困難です。ここのインピーダンスはケーブルと同じところに現れるからです。基板にMAX9979がはんだ付けされていなければ、｢オープン｣な3ステップ信号が得られるはずです。ただし、MAX9979をはんだ付けした状態でこの遅延を測定する方法がないわけではありません。キャパシタンスのディップをチェックすれば、SMAコネクタが基板にはんだ付けされている場所とMAX9979のDUT1端子のディップがある場所がわかります。SMAコネクタのインダクタンスによるバンプも見つけ、それが2つのディップの間にあることを確認します。このような手順を踏んだ結果、問題の遅延は360psだと判明しました。この値を半分にすれば、DUT1 PCBによる遅延は180psとなります。

ステップ4−同じSMAケーブル2本を用いて差動信号パルスジェネレータをセットアップし、CSA8000のベースライン遅延を測定します。

図10のC1とC2はコンプリメンタリなPECL信号で、その振幅は約450mVです。これはDATA1信号とNDATA1信号で、外部ジェネレータからCSA8000入力に直接供給された信号です。CSA8000のサンプリングヘッドは20GHzとしました。このデータから、以下のことがわかります。

• M1は差動信号、C1 − C2の計算結果で、振幅は900mV、10%/90%の立上り時間、立下り時間は700psでした。つまり、DATA1/NDATA1信号のセットはクリーンということになります。
• 差動信号M1のCrs (ゼロクロッシング)も測定しました。結果は29.56nsでした。スコープをトリガしてゼロクロッシングの発生を測定しています。MAX9979に電源投入後、もう一度、同じゼロクロッシングの測定を行います。基板全体での遅延を見るためです。
• ここの遅延には2本の入力ケーブルによる遅延も含まれています。しかし基板による信号遅延の測定にも同じケーブルを用いるため、ケーブルによる遅延は相殺となります。いずれにしてもなるべく短いケーブルとしたほうがいいわけですが、伝搬遅延測定という意味ではケーブルの遅延量を気にする必要はありません。

ステップ5−MAX9979EVKITに電源を投入します。

MAX9979EVKITに電源を投入し、DATA1/NDATA1入力にDATA1信号とNDATA1信号を接続します。ケーブルはステップ4と同じものを使います。MAX9979は信号範囲0V～3Vに設定し、出力は50Ωで終端処理します。いずれも伝搬遅延測定用としてデータシートに記載されている指示です。今回は、CSA8000への入力が50Ω負荷となります。図11のデータ点から以下のことがわかります。

• 出力信号の振幅が0Vから1.5Vとなりました。これは予想どおりで、50Ω負荷によって1/2となっています。
• 立上り時間も立下り時間もMAX9979の仕様の範囲内です。これはつまり、DATA1/NDATA1がクリーンかつ適切であり、そのDATA1/NDATA1に駆動される形でクリーンかつ適切な出力が得られているということです。
• CSA8000のセットアップはステップ5と同じ、トリガはステップ4と同じです。この条件で、ゼロクロッシングは33.77nsとなりました。

ステップ6−MAX9979による伝搬遅延を算出します。

MAX9979EVKITによる総遅延量は以下のとおりです。

33.77ns − 29.56ns = 4.21ns

この数字に対し、以下の計算を行います。

• DATA1 PCBパターンによる遅延の0.695nsを引いて3.515nsを得ます。
• DUT1 PCBパターンによる遅延の0.18nsをさらに引いて3.335nsを得ます。
• CSA8000接続用2インチケーブルによる遅延の402psを引いて、2.933nsを得ます。

MAX9979の仕様によると、このセットアップにおける定格遅延は2.9nsです。今回、EVキットにはんだ付けした状態でMAX9979の遅延を測定し、定格遅延に非常に近い2.933nsを得ました。

まとめ

今回の解析から、TDR測定による伝搬遅延測定にはさまざまなメリットがあることがわかります。

• 伝搬遅延量の測定を非常に正確に行うことができます。
• アクティブプローブが不要で、プローブによる誤差の発生を防止することができます。
• シンプルな手法でほとんどの伝搬測定を行うことができます。
• インピーダンス測定も行うことができるため、コネクタやPCBパターンのインピーダンスについて補正を行うことができます。
• TDR信号による測定では、過剰なキャパシタンスやインダクタンスを信号パスが持つことを発見し、必要に応じて基板の設計をやり直すというフィードバックが可能になります。
• シンプルなモデルとシミュレーションが使用可能であるため、解釈を適切に行うとともに、測定回路の確認を行うことができます。
• 適切な手法で重要仕様の測定を行うことができます。

信号速度が上昇するとタイミング測定に誤差や間違いが発生し、企画やデバイス選択、システム設計などを誤る可能性があります。高速測定に適した手法を使うということは、常に立ち返るべきポイントだと言えます。このアーティクルでは、この点を重視しました。