見過ごされやすいADCの9つの仕様

A/D コンバータ（ADC）には多くの仕様があり、その重要度は、アプリケーションによって異なります。これらの仕様を理解し、ADC に影響を与える外付けデバイスを制御することで、性能を向上させることができます。

非常に多くの A/D コンバータ（ADC）が出回っている中、どれが特定のアプリケーションに適しているかを判断することは常に困難です。データシートが問題を複雑にしてしまうことや、多くの仕様が予期しない方法で性能に影響を与えてしまうことがあります。

コンバータを選ぶ際、技術者は通常、分解能、S/N 比（SNR）、または高調波のみを見がちです。これらは重要ですが、他の仕様も同じように重要です。

分解能

分解能について恐らく最も誤解されている仕様は出力ビット数ですが、出力ビット数は性能に関する有用な情報をもたらしません。一部のデータシートには、実際の S/N 比の測定値を使用してコンバータの有効性を計算する、有効ビット数（ENOB）が記載されています。コンバータの性能を示すためのより有用な指標は、dBm/Hz または nV/√Hz で仕様規定されているノイズ・スペクトル密度（NSD）です。NSD は、サンプル・レート、入力範囲、S/N 比、および入力インピーダンス（dBm/Hz 用）がわかれば計算できます。これらの数値がわかれば、フロント・エンド回路のアナログ性能にマッチするコンバータを選ぶことができます。ADC を選ぶ上では、単に分解能を記載するよりもこちらの方法が適しています。

多くの場合、スプリアスおよび高調波の性能も懸念の対象となります。これらは分解能とは関係がありませんが、コンバータ設計者は通常、分解能と整合して高調波が下がるように設計を調整します。

電源電圧変動除去

電源電圧変動除去（PSR）は、電源リップルがどのように ADC入力と結合し、デジタル出力に現れるかを評価するものです。PSR に限りがあると、電源ライン上のノイズの抑制は入力レベルよりも 30dB から 50dB 低い値にとどまります。

通常、電源の不要な信号は、コンバータの入力範囲を基準にしています。例えば、電源のノイズが20mV rmsで、コンバータの入力範囲が 0.7V rms の場合、入力のノイズは−31dBFS になります。コンバータの PSR が 30dB の場合、コヒーレント・ノイズは出力に−61dBFS スペクトル線として現れます。PSR は、電源が必要とするフィルタ処理とデカップリングの量を判断する上で重要となります。医療用または工業用アプリケーション、あるいは高い電力効率向けに DC/DC コンバータが使用されるような高ノイズ環境において、PSR は重要となります。

同相ノイズ除去

同相ノイズ除去（CMR）は、同相信号が存在する環境で生じる差動モード・シグナルを評価するものです。ADC の多くは、差動入力を使用して同相シグナルへの高い耐性を実現しています。これは、差動入力の構造が偶数次歪み積を自然に除去するためです。

PSR と同様、同相シグナルも電源リップル、グランド・プレーン上に生じる高出力シグナル、ミキサーや RF フィルタによるRF リーク、ならびに強い電磁界が存在するアプリケーションによって生じます。コンバータの多くはCMRを規定していませんが、50dB から 80dB の CMR が一般的です。

クロック・スルー・レート

クロック・スルー・レートは、定格の性能を実現するために必要な最小のスルー・レートです。コンバータの多くは、クロック・バッファに十分なゲインを有しており、サンプルのタイミングを適切に定義できますが、サンプルの瞬間に高い不確定性をもたらすほどスルー・レートが遅い場合は、過剰なノイズが発生します。最小の入力スルー・レートが仕様規定されている場合、定格のノイズ性能を確保するにはその条件を満たす必要があります。

アパーチャ・ジッタ

アパーチャ・ジッタは、ADC に対する内部クロックの不確定性です。ADC のノイズ性能は、内部、外部ともクロック・ジッタによって制限されます。

代表的なデータシートでは、アパーチャ・ジッタはコンバータのみを対象にしています。外部のアパーチャ・ジッタは、内部アパーチャ・ジッタと合わせて実効値方式で合算します。低周波数のアプリケーションの場合、ジッタは重要ではないかもしれせんが、アナログ周波数が高くなるにつれ、ジッタによるノイズへの懸念は高まります。適切なクロックを使用しないと、期待どおりの性能を引き出せません。

クロック・ジッタからのノイズの増加に加えて、クロックと高調波関係にないクロック信号のスペクトル線が、デジタル化出力に歪みとして現れます。そのため、クロック信号は可能な限り最高のスペクトル純度を確保する必要があります。アパーチャ・ジッタの影響の詳細については、アナログ・デバイセズのアプリケーション・ノート AN-501 および AN-756 を参照してください。

アパーチャ遅延

アパーチャ遅延は、サンプリング信号が印加されてから、入力信号が実際にサンプルされる瞬間までの時間遅延です。この時間（通常はナノ秒以下）は、正の場合も負の場合も、あるいはゼロの場合もあります。正確なサンプリング・タイミングを知ることが重要な場合を除き、アパーチャ遅延は重要ではありません。

変換時間および変換遅延

変換時間と変換遅延は、2 つの密接に関連した仕様です。変換時間は通常、高いクロック・レートを使用して入力信号を処理する逐次比較型コンバータ（SAR）に適用されます。入力信号は変換開始コマンドよりもはるかに遅く、ただし、次の変換開始コマンドの前に出力に現れます。変換開始コマンドから変換完了までの時間が変換時間となります。

変換遅延は通常、パイプライン化されたコンバータに適用されます。デジタル出力の生成に使用されるパイプライン（内部デジタル段）の数の尺度で、パイプライン遅延に関連して述べられることが一般的です。実際の変換時間は、この数をアプリケーションで使用されるサンプル周期と乗算して求めることができます。

ウェイクアップ時間

省電力が最重視されるアプリケーションでは、電力を節約するために、比較的使用されていない期間はデバイスをパワーダウンすることが一般的です。これにより、かなりの電力が節約できますが、デバイスを再びオンに戻した際に内部リファレンスを安定させ、内部クロック機能を再開させるためには一定の時間が必要です。この間に生成される変換データは仕様を満たしません。

出力負荷

他のデジタル出力デバイスと同様、ADC、中でも CMOS 出力デバイスは出力駆動機能を仕様規定しています。信頼性という理由から知っておくべき重要なこととして、最適な性能は通常、駆動機能がフル稼働まで達していない時に発揮されます。

高性能アプリケーションでは、出力負荷を最小にし、適切なデカップリングや最適なレイアウトを行い、電源の電圧降下を最小限に抑えることが重要です。このような問題を防ぐため、コンバータの多くは LVDS 出力を備えています。LVDS は対称となっているため、スイッチング電流が減り、性能全体が向上します。可能であれば、LVDS 出力を使用すると最高の性能を得られます。

単調性

非単調性コンバータでは、デジタル・コードのスロープの符号が局所的に変化します。そのため、一定に増加するアナログ入力に対し、デジタル出力のスロープは正から負、そして正に戻る局所的な変化を示します。AC性能が重要となるアプリケーションの場合、非単調性の動作が問題を引き起こす可能性はありません。しかし、ADC がクローズドループの一部の場合、このような動作はループの不安定性や性能の低下を引き起こす原因になります。このようなアプリケーションでは、単調性の性能を備えたコンバータを慎重に選定する必要があります。

仕様規定されていない基準

仕様規定されていないにもかかわらず極めて重要な項目として、PCB レイアウトがあります。これはほとんど仕様規定されていませんが、コンバータの性能に大きな影響をもたらします。例えば、アプリケーションに十分なデカップリング・コンデンサが組み込まれていない場合、過剰な電源ノイズが発生します。図 1 に示すように、PSR は有限であるため、電源のノイズがアナログ入力に結合し、デジタル出力スペクトラムを乱すことになります。