Kaバンドに対応するフェーズド・アレイ向けの開発プラットフォーム

概要

技術の進歩に伴って、衛星通信の市場は急速に拡大し続けています。ただ、この市場には新規参入を阻む大きな障壁が存在しています。それはコストとリスクです。研究開発にかかるコストや、多くの専門分野にまたがるチームが必要とする工数が、極めて膨大なものになるからです。例えば、概念検証を実現するための環境を構築したり、検証そのものを実施したりするだけでも、非常に大きなコストとリスクが伴うことになります。特に、この分野に携わったことがない多くの企業にとっては、そうしたコストやリスクは到底受け入れられないものでしょう。アナログ・デバイセズの航空宇宙／防衛部門は、衛星通信の用途に向けたフェーズド・アレイ・アンテナ技術の分野への参入障壁を引き下げる役割を果たしたいと考えました。その取り組みの成果として提供しているのが、Kaバンドに対応するフェーズド・アレイ向けの開発プラットフォームです。また、当社はKeysight Technologiesと共同でフェーズド・アレイ用のキャリブレーション技術を開発しました。その技術は、上記のプラットフォームと組み合わせて使用します。一般に、フェーズド・アレイ・アンテナのキャリブレーションは時間とコストのかかる処理です。コンパクト・レンジ手法と商用のテスト装置を組み合わせることにより、アンテナのキャリブレーションに対応できる経済的かつ高速なソリューションが実現されています。

キーワード：Kaバンド、フェーズド・アレイ、ビームフォーミング、電子制御アレイ、ESA、衛星通信

1. はじめに

現在は、LEO（Low Earth Orbit：地球低軌道）衛星コンステレーションの配備が急速に進んでいる状況にあります。そのことが1つの要因となり、フェーズド・アレイ・アンテナは大きな関心を集める存在になりました。その種のアンテナは、パラボラ反射鏡アンテナに勝る多くの長所を備えていることが広く知られるようになったからです。フェーズド・アレイ・アンテナは、より高い柔軟性と信頼性を備えています。それだけでなく、毎時約2万7000kmの速度で軌道を周回するLEO衛星との衛星通信リンクを維持する能力も有しています。そうした理由から、フェーズド・アレイ・アンテナはより魅力的な選択肢となりました。従来のパラボラ反射鏡アンテナでは、サーボ・モータとアクチュエータを使用することにより、所望の方向／位置に向けてビームを制御します。従って、そのシステムは大型でかさばるものになります。また、操作に時間がかかることに加え、単一障害点が生じやすいことから高い信頼性が得られません。それに対し、フェーズド・アレイ・アンテナでは電子的な手段によってビームの回転／操作を行います。機械的な機構には依存しないので、全般的な信頼性を高められます。アンテナ素子のアレイで構成されるフェーズド・アレイ・アンテナと、送信用の各アンテナ素子に対する位相の調整手段を組み合わせることにより、効率的かつ信頼性の高い方法でビームを操作することができます。

フェーズド・アレイ・システムは、複数のビームの生成、アジャイルなビーム・ステアリング、ビーム・パターンの最適化など、性能の向上につながる様々な長所を備えています。理論上は、ビームフォーミングを活用することにより、必要に応じてビームをいくつでも生成できます。もちろん、実際に生成できるビームの数には、現実のハードウェアの能力に依存した上限があります。

ビームの数が少ないシステムでは、消費電力と設計の複雑さという観点からアナログ・ビームフォーミングが最も費用対効果の高いソリューションになります。ビームの数が増加するに従い、ハイブリッド・ビームフォーミングがより適切な手法になります。そして、最も多くのビームに対応可能なのがデジタル・ビームフォーミングです。

フェーズド・アレイ・アンテナでは、アジャイルなビーム・ステアリングを実現できます。ビームの向きを電子的に操作し、パラボラ・アンテナと比べて格段に速いミリ秒単位の速度が得られます。電子的なビーム・ステアリングがもたらすメリットの1つに、ビームのパターンをリアルタイムに再構成できるというものがあります。これは、ほぼ瞬時にシステムの性能の改善や最適化を実現できるということを意味します。例えば、メインのビームのサイドローブが高いレベルにあると、トラッキングのミスや、隣接するトランスミッタ／レシーバーの間で干渉が生じる可能性があります。フェーズド・アレイ・アンテナでは、アンテナ素子に対して振幅のテーパリングや位相の制御を適用することができます。それにより、サイドローブのレベルを制御することが可能になります。また、干渉信号を減衰できる位置にヌルを戦略的に配置するといったことも行えます。

上述したように、フェーズド・アレイ・アンテナでは、ほぼ瞬時にビームのパターンを再構成できます。それに加えて、アプリケーション分野の要件に対応する形で、コンポーネントの故障や老朽化に応じたグレースフル・デグラデーションを実現することが可能です。これらの長所は、ハードウェアとソフトウェアの設計者に対し、新たな分析用アルゴリズムや設計手法を検討する機会をもたらします。その結果、通信システム、レーダー、衛星システムに適用できるように、システムの設計を全体的に改良することが可能になります。

アナログ・デバイセズは、フェーズド・アレイ・システムの設計に必要なすべてのビルディング・ブロックを提供しています。つまり、「アンテナからビットまで」を網羅しているということです。利用可能な製品群としては、RF／ミリ波対応のコンポーネント、集積度の高いビームフォーミングIC、データ・コンバータ（A/Dコンバータ、D/Aコンバータ）、パワー・マネージメントICなどがあります。先述したとおり、アナログ・デバイセズの航空宇宙／防衛部門は、フェーズド・アレイ技術の分野における参入障壁を引き下げるために、Kaバンドに対応する開発プラットフォームを構築しました。この開発プラットフォームは、27GHz～31GHzに対応する送信側（TX）プラットフォームと17.5GHz～20.5GHzに対応する受信側（RX）プラットフォームという独立したシステムで構成されています。図1に示したのが、小型のフォーム・ファクタに収められたTX側のプラットフォームです。

2. 開発プラットフォームがもたらす付加価値

上述したKaバンド対応の開発プラットフォームは、様々な目的で使用できます。また、フォーム・ファクタが小さく、その付加価値は多次元的です。このプラットフォームは、256個のアンテナ素子から成るフェーズド・アレイ・システムです。ビーム・ステアリング機能は、デジタル・インターフェース（シリアル・ポート）を介して利用することができます。技術の成熟度（TRL：Technology Readiness Level）の観点から見ると、このプラットフォームはTRL 4（実験室の環境におけるコンポーネント／ブレッドボードの検証）の要件を満たします¹。このようなレベルを達成しているため、最小限の工数とリソースを投入するだけで概念検証のためのプロトタイプを迅速に開発するための基盤として利用できます。また、フォーム・ファクタの小さいプロトタイプによってプロジェクトのリスクを軽減できるというのは、非常に貴重なメリットになります。システム技術者やソフトウェア技術者は、最終的なハードウェアが完成する前に、キャリブレーション、ビーム・ステアリング、システム・ネットワークのアルゴリズムの開発に着手できます。つまり、有利なスタートを切ることが可能だということです。アパーチャの安定性、放熱、パワー・マネージメント、デジタル制御、フォーム・ファクタなど、システムを設計する際に直面するあらゆる重要な課題に対処するためにこのプラットフォームを利用できます。電源領域の異なるボードとインターフェースの間のインターコネクトなど、システム内には様々な遷移点が存在します。あらゆる遷移点はストレス・ポイントであり、障害が発生する可能性の高いエリアになります。

Kaバンド対応の開発プラットフォームは、お客様がシステムの最終的な設計を完了するかなり前の段階で、より詳細な評価や学習を実施することを可能にします。つまり、このプラットフォームはお客様の設計工程を簡素化する役割を果たします。言い換えれば、投資コストとリスクを最小限に抑えて、より堅牢性が高く工学的に安定した設計を手にすることができるということです。

このプラットフォームに適用されている技術と提供される機能は、フェーズド・アレイの分野への参入障壁を引き下げます。なぜなら、プロジェクトが抱えるリスクを小さく抑えられるからです。また、社内において予算を確保したり、お客様にとって関心のある事柄に訴求力を持たせたりするための主要なIP（Intellectual Property）を迅速に開発できるようになります。加えて、機能の実装、検証、実演を迅速に行うための手段としてプラットフォームを利用する場合、そのフォーム・ファクタが小さいことは大きなメリットになります。このプラットフォームは、究極的には、技術者の負荷の軽減、製品を市場に投入するまでにかかる時間の短縮、早期の収益化をもたらすものだとも言えます。

このKaバンド対応の開発プラットフォームは、「アンテナからビットまで」を完全に網羅しています。そのため、システムの機能を実証するためのものとして理想的です。FDD（Frequency Division Duplex：周波数分割複信）対応のシステムには、アンテナ、ビーム・ステアリング用のビームフォーミングIC、KaバンドからLバンドへの周波数変換を行う回路、アナログ領域とデジタル領域の間の変換を担うデータ・コンバータ、システムを効率的にバイアスするパワー・マネージメント回路などが含まれています。図2に示すように、通常、このプラットフォームはバックエンドのデジタル信号処理を行うためのFPGA（またはモデム）と組み合わせて使用することになります。この図を見れば、システム全体がアナログ・デバイセズの中核的な技術を基盤として構築されていることがわかります。フェーズド・アレイ・システムに求められるスケーラビリティを実現する余地を残しつつ、シグナル・チェーン全体が、性能や電力効率の向上、小型化に向けて最適化されています。

3. プラットフォームの構成要素

ここからは、Kaバンドに対応するフェーズド・アレイ向け開発プラットフォームの主要な構成要素について説明していきます。

3.1. スタック・パッチ・アンテナの設計

マイクロストリップ回路技術に基づくパッチ・アンテナには、高さを抑えられるという特徴があります。加えて、製造、プリント回路への組み込み、アレイの形成が容易です。しかし、従来のパッチ・アンテナには、インピーダンス帯域幅が2%～5%しかないという課題がありました。このことは、マイクロ波を使用する多くのアプリケーションに適用する上での制約になる可能性があります²。帯域幅の問題は、スタック・パッチ・アンテナを採用することで改善することができます。この種のアンテナは2つの隣接するパッチをベースとしており、ダブルチューニングされた共振アンテナを利用します。2つのパッチのサイズは、両者の共振周波数が非常に近い値になるように最適化します。それにより、10%～20%のインピーダンス帯域幅が得られます²。これであれば、27GHz～31GHz（帯域幅は13.8%）のTXバンドに対する適切な選択肢になります。また、17.5GHz～20.5GHz（帯域幅は21%）のRXバンドにも対応可能です。

3.2. アンテナ・タイル

このプラットフォームでは、TX側とRX側のハードウェアがそれぞれ独立した形で構成されています。TX側のプラットフォームとRX側のプラットフォームは、どちらもスケーラビリティを念頭に置いて戦略的に設計されました。256素子のアンテナ・アレイは、4つの小さなタイルで構成されています。これらのタイルを使えば、一定の手順と反復パターンに従うことにより、必要に応じてはるかに大きなアレイを構成することが可能です。例えば、4つのタイルを使えば256素子のアレイを構成できますし、16個のタイルを使えば1024素子のアレイを構成できるといった具合です。各タイルは、64個のパッチ・アンテナで構成されています。それらのパッチ・アンテナは、素子間隔がλ/2以下の長方形のアレイの形に並べられています。素子間隔をλ/2以下に設定することで、グレーティング・ローブを抑えつつ、最大限のステアリング角度を得ることができます。具体的には、方位角と仰角の両方について、最大±70°のステアリング角度を実現することが可能です。

TX側とRX側のアンテナは、いずれも水平偏波と垂直偏波のデュアルフィードとなっています。このプラットフォームでは、各偏波の振幅と位相を個別に制御することができます。それにより、直線偏波、回転直線偏波、左方向／右方向の円偏波を生成することが可能になっています。

アンテナ素子の背後で、振幅と位相を個別に制御する役割を担うのがビームフォーミングICです。このプラットフォームでは、各ビームフォーミングICによって4つのアンテナ素子を駆動します。図3、図4に示すように、TX側はシングルビーム、RX側はデュアルビームをサポートしています。4つのビームフォーミングICの間には、1:4のスプリッタ／コンバイナが配置されています。4ウェイ、0°のスプリッタ／コンバイナは、広帯域、パッシブのウィルキンソン・アーキテクチャを採用しています。それをシリコン上に実装し、2.5mm×2.5mmの小型パッケージに収めています。シリコン・ベースのコンバイナ／スプリッタの長所としては、許容誤差が小さい、タイトな格子間隔に収められる、プリント回路基板上の配線が容易になるといったことが挙げられます。

図3. TX側のアンテナとビームフォーミングICの配置。シングルビームに対応しています。

タイルをベースとすれば、スケーラビリティを得ることができます。また、タイルの素子数を増やす上では、ビームフォーミングICの制御方法がポイントになります。このプラットフォームで使用するビームフォーミングICは、シリアル・ポートによって非常に簡素な形で制御することができます。具体的には、4レーンのSPI（Serial Peripheral Interface）を利用することで、16個のビームフォーミングICをシーケンシャルに制御することが可能です。その場合、各ICはアドレスによって識別されます。一度に書き込み／読み出しの対象になるのは1つのICだけです。このデジタル・インターフェースは、一度に1つのICだけアドレスによって指定できるスター構成に似ています。1つのICが通信に失敗すると、アドレスの指定の対象はその次のICに移ります。この方式は、各ICをデイジーチェーン接続するシリアルのデジタル制御方式と比べて素子数の最大化と維持の面で有利です。デイジーチェーン接続を使用する方式では、1つのICが故障すると、基本的に後続の全ICが機能しなくなります。その結果、フェーズド・アレイに死角が生じることになります。

多数のタイルで構成される大規模なフェーズド・アレイでは、シリアル・クロック（SCLK）、シリアル・データ入力（SDI）、シリアル・データ出力（SDO）のすべてのレーンを結合／共有するようにします。各タイルに対して固有のものでなければならないのは、チップ・セレクト（CSB）ラインだけです。特定のタイルのアドレスを指定するには、そのタイルのCSBラインをローに設定します。それにより、そのタイル上のICだけがSPIのコマンドに応答するようになります。ビームフォーミングICが備えるデジタル制御機能は、基板上で配線する必要があるデジタル・レーンの数を最小化することに貢献します。その状態で、各チャンネルの振幅と位相を完全に制御することができます。

図4. RX側のアンテナとビームフォーミングICの配置。デュアルビームに対応しています。

3.3. バックプレーン・ボード

上述したように、256素子のアレイは4つのアンテナ・タイルで構成されています。このアレイは、バックプレーン・ボードという別の基板に接続されています。バックプレーン・ボードは、アンテナ・タイルに対してDC電力を供給します。また、アクティブなビーム・ステアリングを実現するために、コンピュータとビームフォーミングICの間のデジタル・インターコネクトとして機能します。このプラットフォームは、バックプレーンに実装された12Vの単一電源とパワー・マネージメント機能によって、すべての回路に対して必要な電源レールを提供するように構成してあります。

バックプレーン・ボードには、バッファとレベル変換器が実装されています。それらは、ビームフォーミングICに必要な1.8Vの論理レベルを、シングルボード・コンピュータ「Raspberry Pi」に必要な3.3Vのレベルに変換するために使用します。Raspberry Piは、コンピュータと開発プラットフォームの間の通信を実現します。

アレイをバックプレーン・ボードに接続すると、各タイルに対してRF信号、電力、デジタル・インターフェースが割り当てられます。バックプレーン・ボードは、メインの入力信号をプラットフォームから受け取り、その信号がタイルに届く前に再コンディショニングする中央のシステムとしても機能します。バックプレーン・ボードには、TX側のプラットフォーム向けに1:4のスプリッタが1つ設けられています。このスプリッタは所望のTXビームを受け取り、それを4つのタイル向けに分割します。一方、RX側のプラットフォームでは、衛星のメイク・ビフォア・ブレーク（MBB：Make Before Break）のハンドオフに対応するためにデュアルビームを採用しています。そのため、RX側のプラットフォーム上には、4:1のコンバイナが各ビームに対して1つずつ（計2つ）実装されています。

3.4. 熱の管理

大規模なフェーズド・アレイ・システムでは、数千個もの素子が使用されます。そのため、消費電力が非常に多くなります。このことから、いかに放熱を管理するかということが非常に重要な課題になります。ビームフォーミングICには、温度の監視を支援するために温度センサーが集積されています。それにより、SPIポートを介して温度を直接測定できるようになっています。つまり、フェーズド・アレイ・システム全体の性能に影響を与えるICの温度を正確に監視することができます。

このプラットフォームを完全なものにするために、256素子から成るアレイの放熱については完璧な機械設計が適用されています。当然のことながら、256素子から成るシステムの放熱の要件は、4096素子から成る大規模なシステムに比べればかなり緩くなります。そのため、大規模なシステムでは、大量の熱を発散できるよう他のより効率的な手段が採用される可能性があります。このプラットフォームはフォーム・ファクタの小さい実証機を実現することを目的としています。そのため、対流冷却と伝導冷却で対応を図りました。図5に示したのが、このプラットフォームに適用されている機械的な要素です。4つのアンテナ・タイルとバックプレーン・ボードの間には、銅製のヒート・スプレッダを配置しています。この銅製のプレートには、64個のビームフォーミングICのそれぞれに対応するカットアウトが設けられています。また、サーマル・ギャップ・パッドを使用することで、ICの上面から銅製のプレートに対して熱が伝導するようにしています。加えて、ヒート・シンクは銅製のプレートに直接接触させています。更に、外部ファンを使用した対流によって熱がユニットから排出されるようになっています。

4. フェーズド・アレイのキャリブレーション

フェーズド・アレイ・システムでは、アンテナ・アレイのキャリブレーションが重要な要素になります。ビームに正確な指向性を持たせるには、振幅と位相を高い精度で制御しなければならないからです。フェーズド・アレイ・システムを最適な形で動作させるには、チャンネル間でRF信号の相対的なばらつきを補償するためのキャリブレーション・プロセスを適用しなければなりません。そうしたばらつきは、RFコンポーネント、プリント基板、ビームフォーミング回路の製造ばらつきによって発生します。また、電子コンポーネントは、周波数や温度などの条件によって特性が変化します。そのため、動作条件が変化したら、その条件に対応する保存済みのキャリブレーション・ファイルが必要になります。適切にキャリブレーションが実施されたシステムでは、すべてのアンテナ素子の信号が適切に加算されます。それにより、アンテナのゲインが最大化され、テーパリングやヌル・ステアリングといったシグナル・コンディショニングを利用することが可能になります。

図6. Keysightのフェーズド・アレイ向けソリューション。CATRチャンバと計測器を組み合わせて使用します。

フェーズド・アレイ・アンテナのキャリブレーションは、複雑かつ時間のかかるプロセスになる可能性があります。そこで、Keysightは、アクティブなフェーズド・アレイ・アンテナのキャリブレーションと特性評価を迅速に行うためのソリューションを開発しました。そのソリューションでは、ベクトル・ネットワーク・アナライザと「コンパクト・アンテナ・テスト・レンジ（CATR）」を使用します。従来の平面走査法を使用する場合、テスト時間は数時間に達していました。それに対し、Keysightのソリューションでは、固定のコンパクト・レンジ手法を使用した測定により、テスト時間を1分未満に短縮します。

KeysightのOTA（Over-the-Air）のCATRチャンバは、デバイスを開発する際のワークフローに組み込めるように設計されています。対象としているのは、チップセット／デバイスの早期プロトタイピングから設計の検証、コンフォーマンス・テスト、事業者による受け入れテストまでです。CATRはシールドされた無響チャンバであり、ロールエッジのリフレクタとロールオーバーの方位角ポジショナを備えています。このチャンバは、ミリ波帯におけるアンテナのシステム性能を評価するための測定環境を提供します。

CATRチャンバを使用する方法には、直接遠方界（DFF：Direct Far Field）測定に勝る複数の長所があります。固定CATRの手法では、リフレクタを使用します。それにより、DFF測定よりもはるかに短い距離で、個々の素子とアレイ全体の遠方界測定を実施することができます。DFF測定では、放射遠方界に対応させるために2D²/λよりも長い距離が必要になります。

CATRを使用すると、標準的なゲイン・ホーンからリフレクタまでの距離が近くなります。そこから信号が平行になるため、距離に依存して出力が低下することがなくなります。つまり、CATRチャンバを使えば、コンパクトかつポータブルな無響チャンバの中で信号パスにおける損失を少なく抑えることが可能になります。

CATRチャンバにKeysightのベクトル・ネットワーク・アナライザ「PNA-X」とベクトル信号発生器「VXG」を組み合わせれば、一連のキャリブレーション・ルーチンを実行し、方位角と仰角全体を掃引するビーム・パターンを測定することができます。図6に、Keysightのテスト・ソリューションの概要を示しました。

Keysightがこのソリューションで提供するソフトウェアは、アレイの各素子に対応する振幅と位相を高い精度で評価し、従来は数時間かかっていたキャリブレーション時間を1分未満まで短縮することを可能にします。このソフトウェアには、リークをキャンセルするための独自のアルゴリズムが含まれています。それにより、素子のクロストークを最小化し、各素子に対する測定を個別に測定できるようになります。クロストークを最小化した後に、位相勾配用のキャリブレーション・コマンドを実行すると、すべての素子の位相が、基準となる素子と同じ状態に設定されます。続いて、各素子に対する測定が個別に実行され、キャリブレーション・テーブルがアレイに保存されます。更に、各素子に対する再測定が行われます。このキャリブレーションの結果を図7に示しました。

図7. アレイの位相勾配の表面プロット。すべての素子を100°に設定した場合の例です。左はキャリブレーション前、右はキャリブレーション後を表しています。なお、2個のビームフォーミングICはディスエーブルにしてあります。

表1. Kaバンドに対応するプラットフォームの性能
	RX側システム	TX側システム
周波数	17.5GHz～20.5GHz	27GHz～31GHz
ビーム数	デュアルビーム	シングルビーム
素子の数	256	256
ステアリング可能な角度	±70°	±70°
G/TとEIRP（ボアサイト、円形）	G/T = 0dB/K	EIRP = 35dBW
12Vの電源	32W	65W

EVM（Error Vector Magnitude）と出力電力の関係を表す典型的なバスタブ曲線などを取得する際には、EVMや掃引ゲイン圧縮といったアレイの非線形の測定を実施します。そうした測定は、ブースタ・アンプを通した広帯域の変調信号を使用し、デバイスを圧縮状態に駆動することによって行います。エラー・サマリ・テーブルや図8に示すコンステレーション・ダイアグラムなど、他の復調指標が必要なケースもあるでしょう。そのような場合に向けて、PNA-XはKeysightのソフトウェア「89600 VSA」もサポートしています。

図8. フェーズド・アレイ・アンテナから送信されたDVB-S2Xの波形をPNA-Xで復調した結果

PNA-Xは、S/N比、直線性、ダイナミック・レンジなどだけでなく、衛星通信のアプリケーションに固有の多くのテストに対応しています。例えば、Sパラメータのキャリブレーションを使用し、フェーズド・アレイ・アンテナのEIRP（Equivalent Isotropic Radiation Power：等価等方放射電力）を正確に測定するといった具合です。

S/N比やG/T（ゲイン／温度）は、一般的に使用される性能指数です。これらは、アクティブ・アンテナに対するノイズ指数の代わりに使用できます。PNA-Xを使用すれば、アンテナのゲインの測定結果とKaバンドに対応する開発プラットフォームのノイズの出力電力を組み合わせることができます。それにより、G/Tを直接測定することが可能になります³。

5. まとめ

本稿では、Kaバンドに対応するフェーズド・アレイ向けの開発プラットフォームについて解説しました。このプラットフォームに関連するすべての構成要素を組み合わせれば、TX/RXの各プラットフォームにより、実験室の環境において±70°までの方位角と仰角のステアリングを実施することができます。また、フェーズド・アレイ・システムのあらゆる機能の評価を行うことが可能になります。表1は、このプラットフォームの性能についてまとめたものです。図9、図10には、このプラットフォームによる評価結果の例を示しました。

図10. アンテナ・パターンと走査角度の関係。27GHzの信号を送信する場合の例です。

アナログ・デバイセズとKeysightが連携を図ったことで、周波数領域全体を対象としてアンテナのキャリブレーションを高速に実施することが可能になりました。また、アンテナの特性を詳細に評価することができるようになりました。Keysightが開発したのは、フェーズド・アレイの高速キャリブレーションと特性評価を実施するためのソリューションです。このソリューションは、多くの素子から成るアレイにキャリブレーションを適用し、最大限のゲインと低いサイドローブを実現します。また、システムに関連するあらゆる測定パラメータ（ゲイン、アンテナ・パターン、歪み、G/T）に、単一のテスト環境で対応できるようになります。つまり、このソリューションは迅速な測定を可能にする効果的な手段となります。

アナログ・デバイセズの開発プラットフォームとKeysightのテスト・ソリューションを組み合わせれば、実験室におけるフェーズド・アレイ・システムの評価に必要なあらゆる構成要素が提供されることになります。しかも、フォーム・ファクタは小さく抑えられています。このソリューションは、投資コストとリスクを最小限に抑えつつ、実験によって大きな成果を得たいと考えるユーザにとって最適な出発点となります。