要約

このアーティクルでは、高速アナログ-ディジタルコンバータ(ADC)の前の信号調整回路で通常使われる適切なトランスを選ぶ方法をユーザに説明します。これらのADCのダイナミック性能を損なうことなく幅広い入力周波数範囲で利得平坦性を実現するパッシブ素子を選択する方法についても説明します。最後に、トランスの1次側と2次側終端処理の違いについても記述し、それが中/高IFアプリケーション用に設計された高速ADCの利得平坦性とダイナミックレンジに与える影響についても詳述します。

本稿では、バッファ付き復調回路の多くが出力するシングルエンド信号を、高IF ADCに供給できるように 差動信号に変換する回路について検討します。このような回路は、広帯域トランスと終端抵抗、フィルタコンデンサにより構成されます。また、高速ADCの広いダイナミックレンジを維持し、かつ、ゲインピークの発生や帯域幅の減少を最小化するためには、どのような終端処理をトランスにほどこすことが最良であるかも検討します。

200MHzトランスによるシングルエンド信号から差動信号への変換

例としてMAX1449を使用し、2種類の構成の入力について検討します。図1は、広帯域トランスを用いたAC結合によるシングルエンド信号から差動信号への変換回路の典型的な例です。広帯域トランスにはMini-Circuits®のT1-1T-KK81 (200MHz)などを用い、1次側を50Ωで終端処理するとともに、25Ω/22pFフィルタネットワークを組み合わせています。この構成では、インピーダンスが50Ωのソースから供給されたシングルエンド信号が、トランスで差動信号に変換されます。1次側は50Ωで終端処理し、信号ソースとトランスのマッチングが行われています。しかし、これは同時に、トランスの1次側と2次側の間に不整合があることを意味します。1次側から見ると合計インピーダンスが25Ωとなりますが、2次側には、ADCの入力抵抗である20kΩが22pFでシャントされている形になるため、大きなインピーダンスのミスマッチがあります。この結果、入力回路の周波数応答に影響が生じ、最終的にはコンバータの周波数応答にも影響が生じます。トランスの定格漏れインダクタンスは、25nHから100nH位です。これに22pFが入力フィルタコンデンサとして組み合わされているということは、共振周波数

によって、110MHzから215MHzの間に邪魔になる共振が発生し、この周波数に有害なゲインピークが発生することになります。

図1. インピーダンスが50Ωのソースから供給されたシングルエンド信号を200MHzトランスで差動信号に変換します。

800MHzトランスによるシングルエンド信号から差動信号への変換

図2も、同じようなAC結合構成の例です。ただし、こちらは、Mini-CircuitsのADT1-1WT (800MHz)といった、より高性能な広帯域トランスを採用し、1次側終端処理と25Ω/10pFフィルタネットワークを組み合わせています。トランス自体のインピーダンスは75Ωですが、漏れインダクタンスが小さいため、周波数応答が-1dBとなる範囲がT1-1T-KK81の50MHz以下から400MHz以下と改善されます。

図2. 図1と同じように、シングルエンド信号を差動信号に変換する回路です。ただしトランスに800MHzのものを使用しており、より高いパフォーマンスが得られます。

トランスの比較 - 200MHz vs. 800MHz

図3は、終端処理方法とフィルタネットワーク、トランスの組み合わせによる性能の違いを示したグラフです。このグラフを見ると、性能が大きく向上していることがわかります。T1-1T-KK81トランスの入力帯域プロットには、90MHzから110MHzにかけて0.5dBほどのゲインピークがありますが、ADT1-1WTトランスは300MHzまで、0.1dB以内でフラットです。この状態(ADT1-1WTトランス、1次側を50Ωで終端処理、INPとINNに10pFの入力フィルタコンデンサ)のダイナミック性能も、f_IN = 50MHzでSN比が58.4dBと大変優れています。図3には今回試験した80MHz～260MHzという入力周波数しか表示していませんが(ADT1-1WTのみ)、ラボテストにより、ゲインは、8次ナイキスト入力周波数領域まで0.1dBでフラットとなることが確認されています。

図3. トランスを200MHzから800MHzにすると、利得平坦性が大幅に向上します。

トランスの2次側インピーダンスマッチングを行うと、ゲインをさらにフラットにすることができます。これを実現する方法として、1次側終端処理ではなく、2次側終端処理とするやり方があります。

特に高IFアプリケーションでは、どこで終端インピーダンス処理を行うかが重要になります。求めるゲインのフラットネスとダイナミック性能に応じて、AC結合入力信号の終端処理をトランスのどちら側で行うのかを決めます。広帯域のシングルエンド信号を差動信号に簡単に変換する方法としては、広帯域トランスがよく使われます。

1次側終端処理

ADCのゲイン帯域やダイナミック性能に対する終端処理方法の違いによる影響は、MAX1124 (10ビット、250Msps)を使用して検討します。まず、1次側の終端構成(図4a)から開始し、インピーダンスが50Ωのソース信号が適用されるのは2つの25Ω抵抗がトランスの上下とセンタータップとの間に置かれることを意味します(図5a)。AC結合の目的で0.1µFのコンデンサが続き、入力フィルタネットワーク(ADCの15Ω直列抵抗と入力インピーダンス)、バランスのとれた2次側信号がコンバータに適用されます。図4aの構成については、INPとINNにいかなる追加の入力フィルタコンデンサも置かれていません。この構成により、450MHz～550MHzの範囲での周波数ピーキングは完全に除去されます。必要であれば、より大きいDC減衰も15Ωの絶縁抵抗を30Ω抵抗と取り替えることで追加することができます。この方法は周波数応答をよりスムーズにしますが、周波数帯域幅において損失が生じます(図5b)。

図4. 1次側終端処理構成としたため(図4a)、トランスの1次側は整合しているが、2次側は不整合であり、450MHz～550MHzの最大周波数ピークが発生します(図4b)。

図5. 2次側の整合された信号がコンバータに供給されるため(図5a)、450MHz～550MHzにあった周波数ピークが完全になくなります。DCの減衰を大きくすると周波数応答をさらにスムーズにすることはできますが、帯域幅に損失が出ます(図5b)。

まとめ

本稿では、高速データコンバータの入力ネットワークを設計する際、受動素子の選び方だけでなく、選んだ素子の使い方も重要だということを紹介しました。フラットなゲインが必要なシステムでは、コンバータ差動入力の不整合や共振を避け、ダイナミック性能が最大限に発揮されるように注意する必要があります。いずれの構成でも、入力フィルタコンデンサを使わないので、INPやINNでノイズを拾ってしまうのではないかという懸念があるかもしれません。簡単に解析を行ったところ、信号対雑音比(SN比)が0.2dB～0.5dBほど低下するという結果が得られました。広い周波数帯域における安定度(フラットなゲイン)と高いダイナミック性能が必要なのであれば、高IFアプリケーションで使う10ビットデータコンバータのノイズ性能として、この程度のSN比の低下はごく小さなものとして許容可能であることが多いでしょう。