広帯域通信レシーバ用のADCパラメータ

2006年05月26日
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成

要約

このアプリケーションノートでは、サブサンプリングレシーバにおける最も重要なシステムレベルのパラメータのいくつかを説明します。また、必要な性能パラメータをシステム設計者が決定することができるようにするためのさまざまな方法についても説明します。これらの性能パラメータは、フルスケールレンジ、小信号ノイズフロア、信号対ノイズ比、およびスプリアスフリーダイナミックレンジなどの特性について必要となるものです。

広帯域通信レシーバの設計には、干渉源やブロッキング信号が存在していても最大限の感度性能を得るために、必ずへテロダインアーキテクチャを必要とします。この記事では、cdma2000マルチキャリアのセルラレシーバ設計の例を挙げてアナログ-ディジタルコンバータ(ADC)部品の選択に影響する最も重要なパラメータ(IF周波数、レシーバのアナログ電力利得、信号帯域幅、およびADCのサンプルクロック周波数など)について説明します。また、設計の例を用いて、その他のADCパラメータ(フルスケール(FS)電力、小信号ノイズフロア(SSNF)、信号対ノイズ比(SNR)、およびスプリアスフリーダイナミックレンジ(SFDR))についても説明します。16ビットで80MspsのMAX19586 ADCは、今日入手可能なADCの中でも最も低いノイズフロアを実現しているため、レシーバの設計で利得低減手法や自動利得制御(AGC)を使用する必要はありません。この極めて優れたノイズ性能、さらにそのSFDR性能によって、MAX19586はこのようなアプリケーションのADC要件をすべて満たすかまたは上回っています。

ヘテロダインレシーバには、RF波形を第1中間周波数(IF)信号に変換する第1ミキサ(LO1)が含まれています(図1)。このIF信号は、ディジタル化することもできれば、第2ミキサ(LO2)に供給して所望の信号をさらに低いIFに変換することもできます。低いIF周波数に信号を変換すると、ADCに備わるより優れたノイズ性能と直線性性能を利用することができます。この性能は一般的に、低い周波数入力で達成されるものです。サブサンプリングという技法を使用すると、絶対周波数ではなく信号の帯域幅に対してナイキスト基準を満たしたレートで実際のバンドパス信号がディジタル化されます。この技法を利用すると、実際の信号がADCによってディジタル化された後、ディジタル信号処理(DSP)手法によってディジタル領域の複素成分に変換されます。この技法の利点は、ハードウェアの複雑さが軽減されるということと、コストが削減されるということです。このような利点が可能となるのは、サブサンプリング手法がダウンコンバージョン作業の一部を遂行するからです。ただし、このアーキテクチャには、高速のクロック速度と広範囲なダイナミックレンジが必要となります(すなわち低ノイズと高直線性が必要)。サブサンプリング技法によっていくつかの利点が得られるものの、この技法にはノイズエイリアシングという1つの重大な欠点があります。入力信号が十分に帯域制限されていない場合に、エイリアシングによって、ADCの等価SNR性能が低下し、エイリアス帯域のノイズがディジタル化されて、所望の信号とともにベースバンドに変換されることになります。

図1. 図に示したヘテロダインレシーバにおいて、性能曲線を使用して、ADCのNF、レシーバの電力利得、および最大ブロッカレベルの間のトレードオフを決定します。

図1. 図に示したヘテロダインレシーバにおいて、性能曲線を使用して、ADCのNF、レシーバの電力利得、および最大ブロッカレベルの間のトレードオフを決定します。

図1の簡易ブロック図は、セルラ基地局システムの代表的なダブルダウンコンバージョンレシーバを表しています。このようなシステムでは、同一レシーバからの2つの分岐がダイバシティ受信によく使用されます。LO2をなくせば、シングルダウンコンバージョンを実現することができます。ADCがcdma2000®の連続した3つのキャリアをディジタル化し、各キャリアの帯域幅は約1.23MHzであると想定します。キャリアは、ADCの後、DSP手法を使用してチューニングとフィルタリングが行われます。この例では、cdma2000のキャリアチップレートである1.2288Mspsの64倍(すなわち78.64Msps)になるようにADCのクロックレートを選択しています。このクロックレートによって、サブサンプリングレシーバのナイキスト帯域幅(fCLK/2)が確定されます。ナイキスト帯域幅は、ADCの実効ノイズ指数(NF)を計算するときの重要な要素です。

この例では、対象システムのNFを4dB、アナログ回路のNFを3.8dBと想定しています。したがって、ブロッカのない状態でシステム感度を満たすために、システム全体のNFにADCが寄与するNFはわずか0.2dBです。4dBというNFの値は、3GPP2 cdma2000の規格が要求する値よりもかなり優れた値であることに留意してください。この値は、多くのセルラ基地局の製造業者が最小要件にマージンを設けるために目標としている性能を表しています。図1のグラフは、アナログの電力利得とADCのNFの組み合わせを示しています。これらは、対象システムのNFに対処するとともに、自動利得制御を使用しない場合のアンテナ端における許容可能な最大帯域内干渉源(ブロッカ)に対処するために必要となるものです。アナログ回路に求められる電力利得は、ADCの等価NF性能によって異なります。この性能は、FS電力レベル(dBm)、SSNF、および変換レートがわかれば計算することができます。

図2. ADCのサンプリング周波数とIF帯域幅がわかると、図を描くことでエイリアス帯域を容易に特定することができるようになります。

図2. ADCのサンプリング周波数とIF帯域幅がわかると、図を描くことでエイリアス帯域を容易に特定することができるようになります。

図2は、フィルタリングされていないノイズによって所望の帯域にエイリアスが生じる様子を示しています。これによってADCのSSNFレベルが上昇し、SNR性能が低減します。この例では、3つのcdma2000 RFキャリアが5MHz帯域幅で135MHzにダウンコンバートされ、ADC入力に加えられます。この入力信号の2次と3次の高調波がADCによって生成されますが、元の所望の帯域にエイリアスされないため無視することができます。この図は5つのナイキスト帯域のみを示していますが、ADCのフル電力の入力帯域幅が600MHzにまで及ぶと仮定した場合、最大16次のナイキスト帯域の信号周波数が所望の帯域に効果的にエイリアスされる可能性があります。これらのエイリアスされた信号周波数が適切に減衰されない場合、ADCのノイズ性能が低下します。

サンプリング周波数を78.64Msps、所望のIF帯域幅を5MHzとすると、DCから629.12MHz (8 x fCLK)の範囲に及ぶエイリアス帯域は、22.28MHz、56.36MHz、100.92MHz、179.56MHz、....というように最後は606.84MHzにその中心周波数が存在します。第3と第5のエイリアス帯域の中心周波数は、ナイキスト帯域エッジからそれぞれf1とf2の周波数だけオフセットされます。全部で、135MHzが中心周波数である所望の帯域が1つと、15のエイリアス帯域があります。エイリアス帯域のいずれか1つのみから発生したノイズが、フィルタリングされていないADCアナログ入力に侵入するようなことがあれば、NFは10 x log(2)すなわち3dB低下することになります。エイリアス帯域のノイズがまったくフィルタリングされていない場合、ADCが、所望の信号と同様に効果的に各エイリアスの周波数帯域をディジタル化すると想定すると、ADCの実効NFは理論的に10 x log(15)すなわち11.8dB低下することになります。

エイリアス帯域のノイズを正しくフィルタリングするには、最も近いハイサイドのエイリアス帯域(>177.06MHz)と最も近いローサイドのエイリアス帯域(<103.42MHz)について最小減衰目標を16dBとし、NFの低下が確実に0.2dB未満になるようにする必要があります。減衰を大きくすると当然、ADC NFの低下がさらに少なくなります。

図3. ADCの要件は2つの信号条件について決定する必要があります。1つは感度、もう1つは大きな干渉源(ブロッカ)が存在する場合です。

図3. ADCの要件は2つの信号条件について決定する必要があります。1つは感度、もう1つは大きな干渉源(ブロッカ)が存在する場合です。

同じcdma2000の例を使用したとき、図3は、2つの条件について必要となるADC性能を示しています。すなわち、a)ブロッキング信号が存在しないときのレシーバ感度についての性能と、b)ブロッキング信号が存在するときの低下したレシーバ感度についての性能です。

これら2つの条件のそれぞれについてADCの実効NFを計算するには、ADCの入力が200Ωの等価抵抗器で終端されているものと想定して、FS電力レベルを計算します。FS電圧入力が2.56VP-Pの場合、FS電力レベルは+6dBm (RMS)に等しくなります。ブロッカがない場合には、ADC SSNFを-82dBFSと想定し、ナイキスト帯域幅でのADCのノイズフロアレベルを計算します(78.64Mspsのクロック時に-76dBmに等しい)。1Hzの帯域幅では、ノイズフロアレベルは-152dBmです。したがって、-174dBm/Hzの熱ノイズフロアと比較すると、ノイズスペクトルがナイキスト帯域幅内のすべての周波数で平坦であると想定すると、ADC実効NFは22dBになります。ADCでこのNF性能を得ることは非常に困難ですが、MAX19586であれば達成することが可能です。

図1のグラフは、ADCの実効NFが22dBのときに4dBのシステムNFを実現するためには、アナログ回路によって31.4dBの電力利得を供給する必要があることを示しています。この仕様の組み合わせでは、図3の電力レベルで示すように、自動利得制御を使用しないで許容可能な最大RMSブロッカは-27.4dBmです。

FS - ヘッドルーム - 利得 = +6dBm - 2dB - 31.4dB = -27.4dBm

いずれのレシーバでも、ハイレベルのブロッカがある場合にAGC段がよく使用されます。ただし、利得が低減すると、通常、レシーバ全体のNFが大きくなるため、所望のレシーバ感度が低下します。これはとりわけ、大きなブロッカが存在する状況で最小キャリアを検出しようとする、マルチキャリアレシーバには好ましくないことです。ADCのノイズフロアが非常に低い場合(MAX19586など)、必要な感度を得るために必要な初期の利得は少なくてすみます。したがってレシーバは、AGCを使用しない状態でより大きなブロッキング信号を許容することができます。

帯域内ブロッカと所望のcdma2000キャリアの両方がアンテナに存在するときには、3GPP2の規格によって3dBの感度低下が許容されます。この低下には、アナログ回路とADCの両方で増大するノイズと歪みの影響が含まれます。1dBの低下がアナログ回路に、2dBの低下がADCに割り当てられているものと想定します。この例では、システムNF(および歪み)は4dBから7dBに増大しますが、利得は31.4dBのままです。アナログ回路の新たなNFと歪みは4.8dB、ADCのNFと歪みは34.4dBであり、1Hz帯域幅では-139.6dBmとなります(図3)。ナイキスト帯域幅では、ノイズと歪みの等価レベルは-63.6dBmです。

1次近似値としてADCのノイズ電力とスプリアス電力はどちらも、ADCのNFと歪みの全体に対して等しく寄与するものと想定すると、それぞれ3dB低くなり、すなわちナイキスト帯域幅で-66.6dBmとなります。このレベルをADC入力端での+4dBmのブロッカ電力と比較すると、必要なSNR性能は70.6dBになります。所望のキャリア帯域幅でのノイズ電力は、cdma2000のキャリア帯域幅のノイズ電力とナイキスト帯域幅のノイズ電力の比率をとることによって計算することができます。この例では、キャリア帯域幅のノイズ電力は、-66.6dBmよりも10 x log(1.23MHz / 39.32MHz)すなわち-15dBだけ低くなります(すなわち-81.6dBm)。ノイズと歪みの電力は等しいと想定されているため、スプリアス電力も-81.6dBmとなり、結果としてADC SFDR性能は、図3に示した値(-85.6dB)となります。

結論として、この記事では、サブサンプリングレシーバにおけ最も重要なシステムレベルパラメータのいくつかを説明し、必要なADCフルスケール電力レベル、SSNF、SNR、およびSFDRを決定するための方法を示しました。このレシーバの設計には、MAX19586 ADCが優れた選択肢です。

このアプリケーションノートに類似した内容が2005年10月号の『Electronic Products Magazine』誌に記載されています。



最新メディア 20

Subtitle
さらに詳しく
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成