CN0506

イーサネット

イーサネットは、ローカル・エリア・ネットワーク（LAN）におけるデータ・ネットワーキング・アプリケーションを対象とした最も一般的なタイプのパケットベースの物理接続で、米国電気電子学会（IEEE）802.3 規格によるサブセクションおよび仕様として規定されています。

イーサネットには、様々な速度と伝送媒体があります。ただし、この回路ノートでは、カテゴリ 5e（CAT5e）またはカテゴリ 6（CAT6）のストレート・スルーまたはクロスオーバーのツイスト・ペア・ケーブルを使用した 10BASE-T、100BASE-TX、および 1000BASE-T に焦点を合わせます。

ライン型およびリング型ネットワーク・トポロジ

一般的な産業用イーサネット・ネットワークは、ライン型またはリング型トポロジで構成されます。ライン型およびリング型ネットワーク・トポロジでは、スター型ネットワークと比べて配線長が短縮され、また、リング型ネットワークには冗長経路が存在します（図 2 を参照）。ライン型またはリング型ネットワークに接続する各デバイスには、ネットワークを通してイーサネット・フレームを転送するためのイーサネット・ポートが 2 つ必要です。 

PHY

PHY は、開放型システム間相互接続（OSI）モデルの物理層機能を実現する物理インターフェース・トランシーバーです。PHY はデバイス間での送信データをエンコードし、受信データをデコードして、フレームとパケットの完全性を維持します（図 3 を参照）。

PHY ハードウェア設定 — ストラップ抵抗

ADIN1300では、パワー・アップの準備をし、リンクを確立するための設定をすることができます。この PHY ハードウェア設定では、非マネージド・アプリケーションでのパワー・オン時に、外付けされたストラップ抵抗を使用して既知の設定をすることができます。非マネージド・アプリケーションでは、一般に管理データ入出力（MDIO）を通じた PHY の設定は行われません。その代わりに、PHY ハードウェア設定を利用し、適切な設定準備をしてから ADIN1300 を起動させ、リモートの PHY パートナとリンク接続します。ADIN1300がパワー・アップし、このデバイスのリセットが解除されたとき、ハードウェア・ストラップ・ピンがサンプリングされます。これによって、この PHY デバイスは様々な機能をどのように設定するかを認識します。

この回路ノートにおいて対象となるハードウェア設定モードは、速度、PHY アドレス、自動媒体依存インターフェース・クロスオーバー（Auto-MDIX）、および MACインターフェースです。EVAL-CN0506-FMCZには抵抗フットプリントがあり、特定のデフォルト設定が施されていますが、様々な組み合わせを行うことができます。デフォルトのハードウェア設定を変更する必要のある場合は、抵抗部品を挿入または除去することができます。

省電力型イーサネット（EEE）、エネルギー検出パワー・ダウン、ダウン・スピード、ソフトウェア・パワー・ダウンといった、その他の機能を使用する場合の詳細については、ADIN1300データシートを参照してください。

物理層 — MAC インターフェース

CN-0506 上の MAC インターフェースはワイヤ媒体で、RGMII、RMII、または MII の 3 つの MAC インターフェース・オプションがあります。RGMII は最大 1000Mbps までのすべての速度をサポートし、MII と RMII はどちらも 10Mbps と 100Mbps の速度をサポートします。CN-0506 上では RGMII がデフォルトのインターフェースになっています。

どのMACインターフェースを使用するかを選択する方法として、ストラップ抵抗を外付けするというハードウェアによる方法と、ソフトウェアでレジスタを設定する方法の 2 つがあります。MACIF_SEL0 と MACIF_SEL1 は、ADIN1300 内の多機能ピンです（詳細については、ADIN1300 のデータシートを参照）。CN0506の場合、表1 に従ってMACIF_SEL0ピンとMACIF_SEL1ピンを設定することにより、MAC インターフェースを選択することができます。MACIF_SEL0 ピンと MACIF_SEL1 ピンには、弱い内部プルダウン抵抗が実装されていることに注意してください。このため、ストラップ抵抗が外付けされていない場合は、デフォルトの MAC インターフェースは遅延が 2ns の RGMII になります。

この回路ノートにおいて、MAC インターフェースの選択は、ADIN1300 内の GE_RGMII_CFG レジスタと GE_RMII_CFG レジスタをソフトウェアで設定することにより行われます。ハードウェアによって MACインターフェースを設定する場合は、プルアップ抵抗とプルダウン抵抗を外付けするためのフットプリントも実装されています。ただし、抵抗が実装されていないため、PHY が EVAL-CN0506-FMCZ 上でパワー・アップしたとき、デフォルトの RGMII インターフェースに設定されます。

PHY アドレス

PHY アドレス・ピン（PHYAD_x）が 4 ピンあるため、PHY に16通りのPHYアドレスを設定することができます。PHYにアドレスを設定できるため、システムは 1 つのコントローラで最大16 の独立した制御可能なチャンネルを装備することができます。

EVAL-CN0506-FMCZは現状では、特定のアドレスに配線されていますが、各チャンネルに対応する設定抵抗に変更することによりアドレスを変更できます。現状、チャンネル 1 はアドレス0001 に指定され、チャンネル 2 はアドレス 0010 に指定されています。

プログラム可能な MAC インターフェース・クロック

ADIN1300 には、MII、RMII、または RGMII の 3 つの MAC インターフェース・オプションがあります。ADIN1300 において、RGMII と MII のインターフェースには 25MHzのクロックが必要で、RMII には 50MHz の外部クロックが必要です。アプリケーションによっては、25MHz の水晶発振器を XTAL_I ピンとXTAL_O ピンの近くに配置することもでき、また、RMII を使用する場合には、ホスト・コントローラ、MAC インターフェース、またはスイッチから PHY に必要な 50MHz のクロックを直接供給することもできます。

EVAL-CN0506-FMCZには100kHz～125MHzのプログラム可能な2 つの I²C クロック（Y1 と Y2）が搭載されているため、ADIN1300 が様々な MAC インターフェースで必要とするすべてのクロックをサポートすることができます。

デフォルトでは、パワー・アップ時に各チャンネルのクロックは 25MHz に設定されます。RMII MAC インターフェースを使用する場合、クロックを 50MHz にプログラムすることができます。

両方のクロックの I²C アドレスは同じですが、I²C アドレス変換器 LTC4316 を使用することにより、これらのクロックは互いに異なるように個別にプログラムすることができます。LTC4316は、入力アドレスと、チップの抵抗分圧ネットワークによって設定された変換バイトとを XOR 演算して、各入力ビットを変換します。

MDI インターフェース — 磁気回路内蔵

MDI インターフェースにより、ADIN1300 は一般にトランスとRJ45 コネクタを通してイーサネット・ネットワークに接続されます。CN-0506 には、磁気回路が内蔵された RJ45 コネクタが使用されています。RJ45 コネクタに内蔵された磁気回路を使用すると、ディスクリートの磁気回路を使用した場合と比べて、一般に電磁干渉（EMI）シールドが改善され、また、フットプリントが小さくなり、配線パターンも短くなります。

統合化された磁気回路は、RJ45 コネクタ、コモンモード・チョーク、絶縁トランス、LED、デカップリング・コンデンサ、および終端抵抗で構成されています。設計上、過電圧条件が異なる場合や、特定の EMI に対して異なるレイアウトが要求される場合には、ディスクリートの磁気回路を使用することもできます。

電源

ADIN1300、MDIO、および MAC インターフェース用のアナログ回路の電源は、電源の数を減らすために、FPGA の 3.3V レールからフェライト・ビーズを介して供給されます。フェライト・ビーズによって、システムに侵入するノイズを低減させることができます。

ADIN1300 のデジタル・コアには 0.9V の電源が必要です。この電源は、3.3V レールからボード上の LT3502 パルス幅変調（PWM）降圧 DC/DC コンバータを介して供給されます。このコンバータでは、FPGA からの 3.3V 電源が 0.9V に変換され、キャリアからの電力が最大で 0.45W 消費されます。

ソフトウェアの概要

CN-0506 を使用するために提供されている FPGA リファレンス設計によって、各 ADIN1300 は個別に設定されます。各 PHY（ADIN1300）は、指定された MAC インターフェースに接続されます。また、ADIN1300 と FPGA 間は、RGMII、MII、およびRMII の 3 つのインターフェース・モードがサポートされています。

一部のモードで変換器を必要とするため（ギガビット MII（GMII）から RGMIIなど）、モードごとに個別のハードウェア設計言語（HDL）があります。動作モードは、Linuxで使用したいモードに一致する HDL で選択する必要があります。

EVAL-CN0506-FMCZ は、標準のロー・ピン・カウント（LPC）FMC コネクタに接続することができます。これにより、ソフトウェア設計が多くの様々な FPGA 開発ボードに移植可能になります。

様々なモードとキャリアを組み合わせるためにサポートされている Linuxデバイス・ツリーは、CN0506 HDL pageで参照することができます。アナログ・デバイセズの標準 Linux イメージの詳細については、FPGA Image user guide を参照してください。

ボード・レイアウト時の考慮事項

イーサネット信号のレイアウトは、ギガビットの速度で特に重要です。信号は、100Ωに調整されたインピーダンスのペアでRJ45 ジャックに配線されています。

キャリアに向かうデータ信号とクロック信号は、低いクロック・レートで動作しますが、エッジ・レートに関してレイアウトに細心の注意を払う必要があります。EVAL-CN0506-FMCZ上の信号はできるだけ短くする必要がありますが、CN-0506 と接続するキャリア・ボード上の信号パターン長とインピーダンス・マッチングにも細心の注意を払う必要があります。これらの要素は、CN-0506 の全体的な速度と性能に重要ですが、個々に考慮する必要があります。

図 4 に、V2 から V1 にかけて 98.7%に低下している 1000BASE-Tの最大ドループ・ポイントを示します。

性能の測定結果

CN-0506 を使用して、モード検証テスト、速度テスト、ケーブル長を変えての駆動テストなど、複数のテストを行いました。

EVAL-CN0506-FMCZは、ケーブル長を延長して様々なモードでテストしました。ケーブル長が 4 メートルのときの測定結果を表 2 に、ケーブル長が 154メートルのときの測定結果を表 3に示していますが、パケット・ロスは発生していません。

表 2 と表 3 は、短距離のケーブル伝送と長距離のケーブル伝送における、ローカル・イーサネット PHY 位置とリモート・イーサネット PHY 位置での、ADIN1300 のフレーム・チェッカ・カウント・レジスタ（FC_FRM_CNT_H と FC_FRM_CNT_L）のリードバック値と、受信エラー・カウント・レジスタ（RX_ERR_CNT）のリードバック値を示しています。