AN-2572: 堅牢で低電力のバッテリ監視回路フロント・エンド

回路の機能とその利点

図1 に示す回路は、産業用オートメーション環境またはプロセス・オートメーション環境などの、過渡現象の発生可能性が高い環境向けに設計された堅牢なバッテリ監視フロント・エンドです。この回路は、8 チャンネルCMOS マルチプレクサADG5408 と、それに続く計装アンプAD8226 を用いて、低電力および低コストで個々のセルの正確な電圧監視を実行するもので、外部過渡保護回路の追加は不要です。

トランジェント過電圧状態は、従来のCMOS スイッチにラッチアップを生じさせる可能性があります。接合分離技術では、PMOS およびNMOS トランジスタのN ウェルおよびP ウェルが、寄生シリコン制御整流器（SCR）回路を形成します。過電圧状態により、このSCR が作動し、電流が大幅に増幅されて、ラッチアップが生じます。ラッチアップは、望ましくない大電流状態であり、デバイスの障害につながる可能性があり、電源がオフになるまで持続する可能性があります。

ラッチアップは、入力ピン電圧または出力ピン電圧のいずれかが、ダイオード降下よりも大きく電源レールを超える場合、または不適切な電源シーケンスによって電源レールを超える場合に発生する可能性があります。チャンネルにフォルトが発生し、信号が最大定格を超える場合、そのフォルトにより、代表的なCMOS 部品でラッチアップ状態が生じる可能性があります。

回路の電源投入中、特に回路への給電に複数の電源が使用される場合、CMOS スイッチに給電される前に、入力に電圧が発生する可能性もあります。この状態はデバイスの最大定格を超え、ラッチアップ状態を引き起こすことがあります。

この設計で使用した2 つのマルチプレクサおよび計装アンプ（IA）には、堅牢な入力があります。ADG5408 は高電圧の8:1マルチプレクサであり、ラッチアップ耐性があります。ADG5408 の製造に使用されるトレンチ分離技術により、ラッチアップ状態が防止され、外部保護回路の必要性が低減します。ラッチアップ耐性は、過電圧保護を保証するものではなく、スイッチが大電流SCR モードに入ることを意味するだけです。ADG5408 は、8kV 人体モデル（ANSI/ESDA/JEDEC JS-001-2010）の静電放電（ESD）定格も有します。

AD8226 は、入力が堅牢な低コスト、低電力の計装アンプであり、出力をレール内に制限しながら、反対側の電源レールからの最大40V の入力電圧を処理できます。例えば、±18V の電源では、AD8226 の正または負の入力は、損傷を与えることなく、±22Vの間でスイングできます。AD8226 のすべての入力は、内部ダイオードによってESD から保護されています。

回路の説明

バッテリ監視システム（BMS）は、バッテリ・スタック内の各バッテリの個々の電圧を求めて、バッテリの充電状態（SOC）および劣化状態（SOH）を評価します。図1 に示すように、2 つのマルチプレクサを用いてバッテリ・スタックの端子をマルチプレックスすることにより、各バッテリの電圧を評価できます。

一方のマルチプレクサは正端子に使用し、他方のマルチプレクサは負端子に使用します。この差動マルチプレックス化により、計装アンプを1 つ用いて、最大8 つのチャンネルを処理できます。次に、このアンプは、BMS が使用できるよう、各バッテリからコモンモード電圧を除去します。

ADG5408 は、チャンネル当たりのオン抵抗が低く、通常は13.5Ω で、全温度範囲では最大22Ω です。最大2nA の入力オフセット電流では、チャンネル抵抗に最大44nV の誤差電圧が発生します。

図2 は、エピタキシャル層を有する代表的なCMOS スイッチと、ラッチアップ・テストを受けたADG5408 の結果を比較したものです。このテスト中に、ストレス電流が1ms の間、ピンに印加され（トリガと呼ぶ）、トリガ後にピンでの電流が測定されます。この特定のテストは、図3 に示すように、スイッチを開に設定し、ドレイン（D）をVDD に設定し、ソース（S）をVSSに設定して実施されます。次に、ソースの電圧は、必要なトリガ電流が得られるまで、VSS を超えて駆動されます。ラッチアップが発生していない場合、ピンの電流はプリトリガ値に戻ります。ラッチアップが発生した後、ピンはトリガ電圧によって駆動されることなく電流を流し続けます。これは、部品の電源を切ることによってのみ停止できます。

図2 から分かることは、この代表的なCMOS スイッチは−290mAでラッチアップ電流に達しますが、ADG5408 は、−510mA でテストが終了するまでラッチアップしなかったことです。