結合インダクタのコア損失に対処する

はじめに

インダクタやトランスなどの磁性部品は、電力変換の重要な部分となることが少なくありません。しかし、そうした磁性部品のコア損失は、効率をはじめとするシステム性能に著しい影響を与える可能性があります。磁性部品がスイッチング周波数の選択を制約し、ソリューション全体のサイズに多大な影響を及ぼすこともあります。コア損失は一般に複雑な研究分野^1-2、12であり、コア損失が各種のパラメータにどのように依存するかの説明もなされています。システム上の重要な利点を引き出すために結合インダクタが多くの市販製品に導入され、実装されると^3-9、コア損失の見積もりはさらに複雑化しました。一般に、結合インダクタでコア損失の予測が難しい要因は、多くの異なるコア断面があること、磁気的に相互作用する複数の異なる電流波形があること、およびコア内に方向の異なる多くの磁束(結合磁束や漏れ磁束)があることです。

この記事では、結合インダクタのコア損失とその考慮すべき影響について詳しく説明します。また、磁束が単一で、かつ断面が均一な個別インダクタの設計と比べて、結合インダクタの設計が複雑であることも明らかにします。こうした複雑さは、認定サプライヤから入手可能な開発済みの結合インダクタ部品の重要性を浮き彫りにします。新規設計のたびに多大な労力と検証作業が求められるためです。

コア損失の基本計算式

コア損失の基本的な計算式は、有名なシュタインメッツ方程式(式1)です。ここで、Bはピーク磁束密度、fは印加される正弦波の周波数、Pvは単位体積当たりの時間平均電力損失、k、α、βは材料パラメータです。これらのパラメータはシュタインメッツパラメータと呼ばれ、特定の材料の実測データをフィッティングすることで見いだされます。シュタインメッツが1892年に提唱した最初の方程式には、正弦波励起周波数への依存性はありませんでしたが、後年追加されました。

この式はコア損失の基本計算式であり、実測データに対して物理的意味は与えないものの、パラメータフィッティングが可能です。そのため、おおよそ最初の測定が実施された条件の範囲でコア損失を予測することができます。この式は正弦波形に限定され、かつ特定の条件下でしか有効でないため、多くの点であまり正確とはいえません。多くのスイッチングコンバータでは、矩形波電圧が磁性部品に印加されるため、電流のリップル波形は三角波状となるのが普通です。これは確実に磁束や関係するコア損失に影響を与えます。また、1つの大きな問題は、フィットパラメータのk、α、βが、温度、DCバイアス、周波数など各種の条件に著しく依存するという事実です。

コア損失のモデリングが改良されてきた経過について、わかりやすい概要がAPEC 2012で提示されました¹。現在の業界で一般的によく使用されている式は、改良された一般化シュタインメッツ方程式(iGSE)に関係しています²。iGSEの一般方程式は、式2のように表されます。ここで、kiは式3で表されます。時間で積分すると、実際の(平均)コア損失として式4が得られます。

(Eq. 2)

(Eq. 3)

(Eq. 4)

iGSEでは非正弦波形についてコア損失の見積もりが大幅に改善されるものの、それに加えて、なお温度、DCバイアス、周波数に対するフィットパラメータの依存性など、他の影響も考慮する必要があります。実際上、磁束密度はインダクタ巻線内の電流に関係するため、式4において電流波形の変化がコア損失の変化の有効な目安となることを理解するのは簡単です。特定のコアと巻線のジオメトリや特定のスイッチング回路について、電流リップルを計算し、コア内の磁束密度に変換することが可能です。

通常、個別インダクタの巻線は1つだけです。大電流、低電圧のアプリケーションでは、巻線は1回巻き、またはステープル型であることがよくあります。関係するコアは多くの場合、形状が単純で、磁束経路が1つだけであり、1回巻きの巻線の周囲を覆っています。したがって、その1つの磁束経路で磁束密度を定義し、巻線内の電流に関係付けるのは比較的簡単です。そして、その1つの磁束についてコア損失を見積もることができます。

結合インダクタがシステム性能に及ぼす影響

結合インダクタが導入されたことで、多相コンバータのシステム性能は大幅に向上しました^3-9。ジオメトリや結合した相の数が異なるさまざまな設計が、長年にわたり開発されています。コア損失の見積もりの面では、そうした磁性部品の複雑な構成が重要な問題となります。

従来の非結合バックコンバータのピーク間電流リップルは、比較的単純な式5で表すことができます。ここで、Vinは入力電圧、Voは出力電圧、Lはインダクタンス値、Dはデューティサイクル(バックコンバータの場合、D = Vo/V_in)、f_Sはスイッチング周波数です。

(Eq. 5)

多相コンバータでインダクタ巻線が結合されている時は、電流リップルの単純な式5は式6のように変更されます。ここで、ρ = Lm/Lkは結合係数(Lmは磁化または相互インダクタンス、Lkは漏れインダクタンス)で、Nphは結合した相の数です⁸。

(Eq. 6)

式6内の全デューティサイクル範囲に対する性能指数(FOM)は、参考文献9にある式から、より便利な馴染みのあるパラメータを使用して、式7のように導くことができます。

(Eq. 7)

このFOMの式7は、という特定の範囲のデューティサイクルDに対して有効です。ここで、インデックスkは0 < k < (Nph–1)の範囲で変化します。

図1は、200nHの個別インダクタ、V_in = 12V、Vo = 1.8V、f_S = 500kHzの場合について、4相バックコンバータの電流リップル波形を示しています。図2 は50nHの結合インダクタについて同じ波形を示しています。50nH結合インダクタと200nH個別インダクタの値の選択は、図3 において明らかです。これらのインダクタの電流リップルは、12V～1.8Vのアプリケーション(D = 0.15)でほぼ同等になります。ピーク間リップルが同じなら、すべての回路波形でRMSが同じで、スイッチング損失も同じであるため、同様の効率を期待することができると考えられます。この例における結合インダクタの利点は、過渡事象に対し、4分の1のインダクタンス値で同等のシステム効率を達成可能であることです。これは磁性部品全体の小型化や、出力キャパシタンスの大幅な低減が可能であることを意味します。

図1と図2に示すとおり、200nHの個別インダクタと50nHの結合インダクタは、上記のアプリケーションの条件で同様のピーク間電流リップルを生じます。

図3の結合インダクタの電流リップルを見ると、磁束密度はプロットされた電流リップルの曲線に関係し、それがひいては式2のコア損失に影響を与えると推定することができます。さらに、特定の条件下におけるコア材料の実際のシュタインメッツパラメータによっては、コア損失が式2の関数にいくらか変更を加えた、図3の電流リップル曲線と同様な形をたどると予想することもできます。

しかし、そうした想定は正しくありません。

結合インダクタのコア損失のプロットが実際には極小値を伴う1つの相の電流リップルの形(図3)と合致しない理由を示すため、第1の相とその他3つの相との電流差の曲線を図5にプロットしています。相1の実際の電流(IL1)を2つのスイッチング周期のリファレンスとしてプロットした上で、電流差の曲線IL1–IL2、IL1–IL3、IL1–IL4を加えています。

すべての相の電流を同時に強制的に等しく(たとえば、すべての電流を図2または図4のIL1と等しく)した場合、逆結合した巻線の相互磁束は厳密にゼロになります。そして、磁束は漏れ(各巻線の独立した磁束)のみとなり、全コア損失は実際に1つの相のピーク間電流リップルの振幅に一致します。その結果、コア損失曲線は、図3の結合インダクタの電流リップル曲線と同様の極小値を示します。しかし、明らかに、実際の回路では電流波形が異なる相で等しくなることはないため、磁束は相間の相互インダクタンスの経路にも存在します。これらの磁束、および関係するコア損失は、特定の電流リップルの振幅自体ではなく、相間の電流差に関係しています。とはいえ、台形の波形は、標準的な損失モデルでは捉えられない他の磁気メモリ効果への注意を求めるシュタインメッツの仮説から、また1つ逸脱することになります。

さらに複雑なことに、図5の電流差の曲線IL1–IL2とIL1–IL4が互いに重なり、第2相のIL2が基本相IL1に隣接する一方、IL4相は実際には伸張した磁気コアの反対側に位置することに注意してください。これは、第1相と第4相間の磁束に伴うコア損失が第1相と第2相間のコア損失よりも大きくなることを意味すると考えられます。前者はフェライト内ではるかに長い距離を伝わる必要があるためです。

もう1つの考慮事項は、漏れ磁束も結合磁束とは異なる経路で伝わるということです。図6の結合インダクタ設計では、漏れ磁束は巻線上にあるプレートに入り、非常に短い垂直ループを描いて戻ります。一方、結合磁束は巻線間でメインコアの周囲に水平ループを描きます。漏れ磁束とそのコア損失への寄与は、明らかに特定の巻線の実際の電流波形に関係すると考えられます。そのため、コア損失のその部分と図3の電流リップル曲線の極小値との間には、何らかの関係があると予想されます。しかし、線形重ね合わせが当てはまると想定するのは不適切です。コア材損失は指数関数的に増減するため、シュタインメッツの仮説に基づき、これらの経路のそれぞれで全磁束を計算する必要があるからです。磁束の分布は、漏れ磁束と結合磁束の経路の物理的差異が全磁束に対する相対的効果に影響を与える可能性があることを示唆しています。言い換えれば、漏れ磁束の経路が過度に長い(また狭い)結合インダクタを構成すると、全コア損失の曲線は図3の電流リップルのより顕著な極小に向かって歪むことになります。

4相結合インダクタのコア損失のシミュレーション

Maxwell 3Dソフトウェアにより、4相結合インダクタについてコア損失のシミュレーションを実行しました。既成の結合インダクタ、CLB1108–4–50TRをモデル化しました¹⁰。実際の部品は図6に示しています。3F4フェライトに対する次のシュタインメッツパラメータを、コア損失のシミュレーションで使用しました(式8)。

(Eq. 8)

コア損失の結果を図7にプロットしています。このコア損失曲線が図3の結合インダクタの電流リップル曲線の形と合致しないことは明らかです。この曲線には、極小電流リップルのポイント(D = 0.25、D = 0.5、D = 0.75)に相当する極小点がありません。これは、コア損失が主に巻線間の結合磁束に由来することを意味します。こうした結論は理にかなっています。漏れ磁束は通常、電流リップルを大幅に相殺するため、結合磁束の数分の1 (Lm/Lk > 1)となるように設計されるからです。コア損失は非常に非線形的な形で磁束密度に依存するため(式1に代入する値の例(式8)を参照)、磁束が数分の1に減少すると、通常、コア損失は大幅に減少するはずです。さらに、検討している図6の結合インダクタの実際の設計では、各巻線上の漏れ磁束の経路が非常に短く、かつ広い一方で、結合磁束は各巻線の間をぬってメインコアのほぼ全長を覆っています。磁束経路が長くなれば、通常、コア損失を生じる体積が大きくなります。

この調査が示しているのは、結合インダクタ設計では、コア損失の評価が一層複雑化するということです。各相のピーク間電流リップルが重要なだけでなく、各相の電流間の差も重要な考慮事項です。相の数が少ない比較的単純なコア構造では、相間のコモンモード電流と差動モード電流について等価回路を構築するか¹²、または単に相電流の差に基づいてコア内の磁束を計算することにより、なおこの問題を分析的に評価することができます。しかし、相の数が多い複雑なコア構造の設計では、磁束密度がコアセクションごとに大きく異なる可能性があります。分析モデルを構築する場合は、実際のコア形状に基づいてコア分析を多数のセクションに細分化する必要があると考えられます。これは手作業で有限要素解析を行うようなものです。結合インダクタの大部分は特定のアプリケーションに基づきカスタマイズした設計となるため、分析モデルは普遍的なものとはならず、設計ごとにカスタマイズする必要があります。設計ごとにモデルを構築するのは、時間とコストの両面で非常に非効率です。この場合、コンピュータを利用して有限要素解析(FEA)を行う方が妥当だと考えられます.

注目すべきことを1つ付け加えると、結合インダクタの分析では、特にシュタインメッツパラメータの選択に注意を払う必要があります。前述のとおり、シュタインメッツパラメータは純粋に経験的なものです。したがって、動作範囲(周波数や磁束密度)が異なれば、より正確な見積もりが得られるように、別のシュタインメッツパラメータを選択することができます。結合インダクタ設計の場合、シュタインメッツパラメータは最も妥当性のある条件に対して選択する必要があります。これは通常、コア材料を独自に評価することを意味します。基本磁束の標準周波数は、スイッチング周波数に結合した相の数を乗じたものです(図3参照)。そのような乗算した周波数は、通常、ベンダーから入手可能なコア損失の情報よりもはるかに高くなります。たとえば、図7においてf_S = 500kHz/相のアプリケーション条件でコア損失を考えると、実際には、必要なシュタインメッツパラメータは500kHz x 4 = 2MHzおよびその上の高調波において正しくなる必要があります。しかし、ある状況で回路が1つまたは2つの相を作動させるだけで動作する必要がある場合、シュタインメッツパラメータの選択は明らかに異なります。さらに、ある種の極端なコア構造設計では、各相の電流、磁化電流、およびリーク電流が一部のコアセクションで直交磁束を印加する可能性があります。そのため、シュタインメッツパラメータの選択とコア損失の評価は一層複雑になります。

完全な電源供給ソリューション

結合インダクタの設計は、インダクタのベンダーにとって難しい課題です。完全な電源供給ソリューションを実現する場合は、電源段、制御、磁性部品、出力キャパシタンスなど、すべての主要分野で最適化を行う必要があります。そうしたソリューションの効率、過渡性能、サイズ、およびコストは、アプリケーションに関する顧客の特定の優先事項をよりよく満たすことができます。コア損失はそのような最適化の一部といえます。標準的な結合インダクタの設計が通常、最初にパワーソリューションのメーカーによって提案され、ソリューションの他のコンポーネントと組み合わせて最適化されるのは、こうした理由からです。その後、磁性部品ベンダーからのフィードバックや、いくらかの実務的な反復作業や試験を踏まえて、その磁性設計につき製造承認を受けることが可能になります。

このコア損失に関する議論を検討し、前述の計算式を考慮して、FEAツール(ANSYS Maxwellなど)を使用すれば、電源の最適化を実現するソリューションを見いだすことができます。単純な分析形式で適度な精度を保った、結合インダクタ設計のコア損失を見積もるための簡単な方法は存在しないのです。

参考資料

1. Charles R. Sullivan, “Overview of core loss prediction (and measurement techniques) for non-sinusoidal waveforms,” presented in a seminar at IEEE Applied Power Electronics Conference and Exposition, APEC 2012. http://engineering.dartmouth.edu/inductor/Sullivan_APEC_2012_core_loss%20overview_with_references.pdf

2. K. Venkatachalam, C. R. Sullivan, T. Abdallah, and H. Tacca, "Accurate prediction of ferrite coread620 loss with nonsinusoidal waveforms using only Steinmetz parameters" IEEE Workshop on Computers in Power Electronics (COMPEL), 2002. http://inductor.thayerschool.org/index.shtml

3. Pit-Leong Wong, Peng Xu, Bo Yang, and Fred C. Lee, "Performance improvements of interleaving VRMs with coupling inductors," IEEE Trans. on Power Electronics, vol. 16, no. 4, pp. 499–507, 2001.

4. Aaron M. Schultz and Charles R. Sullivan, "Voltage converter with coupled inductive windings, and associated methods," U.S. Patent 6,362,986, March 26, 2002.

5. Jieli Li and Charles R. Sullivan, Angel Gentchev, “Method for making magnetic components with N-phase coupling, and related inductor structures,” U.S. Patent 7,352,269, April 1, 2008.

6. Jieli Li, Charles R. Sullivan, Aaron Schultz, “Coupled inductor design optimization for fast-response low-voltage DC-DC converters,” in Proceedings of IEEE Applied Power Electronics Conference and Exposition, APEC 2002, pp. 817–823 vol.2.

7. Peng Xu, Jia Wei, Kaiwei Yao, Yu Meng, Fred C. Lee, “Investigation of candidate topologies for 12V VRM,” in Proceedings of IEEE Applied Power Electronics Conference and Exposition, APEC 2002, pp. 686-692 vol.2.

8. Jieli Li, Anthony Stratakos, Charles R. Sullivan, Aaron Schultz, “Using coupled inductors to enhance transient performance of multi-phase buck converters,” in Proceedings of IEEE Applied Power Electronics Conference and Exposition, APEC 2004, pp. 1289–1293 vol.2.

9. Yan Dong, “Investigation of Multiphase Coupled-Inductor Buck Converters in Point-of-Load Applications,” Virginia Tech, PhD Thesis 2009.

10. T. Schmid, A. Ikriannikov, “Magnetically Coupled Buck Converters,” in Proceedings of IEEE Energy Conversion Congress and Exposition, ECCE 2013, pp. 4948-4954.

11. Data sheet for CLB1108-4-50TR-R (four-phase 50nH coupled inductor)

12. David O. Boillat, Johann W. Kolar, “Modeling and experimental analysis of a coupling inductor employed in a high performance AC power source,” Proceedings of the International Conference on Renewable Energy Research and Applications (ICRERA 2012), Nagasaki, Japan, November 11-14, 2012. A similar version of this application note appeared in December 2016, in EDN Network.