LTC2272

製造中

16-Bit, 80Msps/65Msps Serial Output ADC

データシート 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • High Speed Serial Interface (JESD204)
  • Sample Rate: 80Msps/65Msps
  • 77.7dBFS Noise Floor
  • 100dB SFDR
  • SFDR >90dB at 140MHz (1.5VP-P Input Range)
  • PGA Front End (2.25VP-P or 1.5VP-P Input Range)
  • 700MHz Full Power Bandwidth S/H
  • Optional Internal Dither
  • Single 3.3V Supply
  • Power Dissipation: 1100mW/990mW
  • Clock Duty Cycle Stabilizer
  • Pin Compatible Family
    105Msps: LTC2274
    80Msps: LTC2273
    65Msps: LTC2272
  • 40-Pin 6mm × 6mm QFN Package

The LTC®2273/LTC2272 are 80Msps/65Msps, 16-bit A/D converters with a high speed serial interface. They are designed for digitizing high frequency, wide dynamic range signals with an input bandwidth of 700MHz. The input range of the ADC can be optimized using the PGA front end. The output data is serialized according to the JEDEC serial interface for data converters specification (JESD204).

 The LTC2273/LTC2272 are perfect for demanding applications where it is desirable to isolate the sensitive analog circuits from the noisy digital logic. The AC performance includes a 77.7dB Noise Floor and 100dB spurious free dynamic range (SFDR). Ultra low internal jitter of 80fs RMS allows undersampling of high input frequencies with excellent noise performance. Maximum DC specs include ±4.5LSB INL and ±1LSB DNL (no missing codes) over temperature.

The encode clock inputs, ENC+ and ENC–, may be driven differentially or single-ended with a sine wave, PECL, LVDS, TTL or CMOS inputs. A clock duty cycle stabilizer allows high performance at full speed with a wide range of clock duty cycles.
Applications

  • Telecommunications
  • Receivers
  • Cellular Base Stations
  • Spectrum Analysis
  • Imaging Systems
  • ATE
LTC2272
16-Bit, 80Msps/65Msps Serial Output ADC
128k Point FFT, fIN = 4.93MHz, –1dBFS, PGA = 0 Product Package 1
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

信頼性データ 1

ユーザ・ガイド 1

データシート

これは最新改訂バージョンのデータシートです。

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

評価用ソフトウェア 1

LinearLabTools

リニアテクノロジーのデータ・コンバータ評価用ボードに直接アクセスできるMATLABとPythonのプログラムを集めたツールです。

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
フェーズ・ロック・ループ（PLL）シンセサイザ 1
LTC6946
最終販売 ノイズとスプリアスを極めて低く抑えたVCO内蔵の0.37GHz～5.7GHz整数分周方式シンセサイザ
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

評価用キット
DC1151A-H
LTC2272CUJ | 16-bit, 65Msps Serial ADC, 70MHz < AIN < 140MHz, Requires DC890B
DC1151A-C - Schematic
DC1151A-G
LTC2272IUJ | 16-Bit, 65Msps Serial ADC, 1MHz < AIN < 70MHz, Requires DC890
DC1151A-C - Schematic

最新のディスカッション

LTC2272に関するディスカッションはまだありません。意見を投稿しますか？

EngineerZone®でディスカッションを始める

最近表示した製品