連続時間型シグマ･デルタA/Dコンバータ「AD926x」ファミリー

馬場智 著
電波新聞ハイテクノロジー 2009年1月22日掲載

アナログ・デバイセズは、連続時間型シグマ･デルタ（CTSD：continuous-time sigma-delta）A/Dコンバータ（ADC）･ファミリー「AD926x」を発表した。本ファミリーは、高速、高精度、広帯域幅に対応した連続時間型シグマ・デルタADCであり、優れたデータ分解能と広い帯域幅が求められるワイヤレス･インフラストラクチャ、医用機器などの高性能機器をターゲットにした製品となっている。本稿ではAD926xの主な特長と、アプリケーションとしてワイヤレス・インフラストラクチャを例に紹介する。

  1. AD926x （連続時間型シグマ・デルタADC）について
  2. ワイヤレス・インフラストラクチャへの応用例

1．AD926x （連続時間型シグマ・デルタADC）について

ADCのアーキテクチャとして、パイプライン型とSAR型がある。パイプライン型ADCは広い帯域幅が必要とされるワイヤレス･インフラストラクチャ、ビデオ処理などのアプリケーションによく使用されており、一方のSAR型ADCは精度や低ノイズが求められる産業用制御やデータ･アクイジション･システムに広く用いられている。連続時間型シグマ・デルタADCはこの両者を補完する位置にあり、広い帯域幅における高精度のパフォーマンスを実現する。

図1にAD926xの主要構成を示す。本ADCは、5次のオーバ･サンプリング連続時間型ループ･フィルタと640Mspsの高速ADC、DACからなる変調部(MODULATOR)、これをフィルタリング後に30Msps ~ 160Mspsの周波数レートに変換し、16bitsデータとして出力するデシメーションフィルタ部（DECIMATION FILTER）、そしてサンプリングタイム変換部（SAMPLING RATE CONVERTER）で構成されている。なお、「AD926x」ファミリーとしてAD9261、AD9262、AD9267の3製品があり、AD9261は図1の構成、AD9262は2回路、AD9267はMODULATER部のみを2回路有したものになる。

AD926x_Family_Fig1 

図1. AD926xのブロック図  

 

本構成における周波数特性を図2に示す。入力信号は、フロントエンドのループ・フィルタと高速サンプリング周波数（ｆADC）によりA/D変換された後のデシメーションフィルタにより、所要信号のハーモニック、帯域外の不要波、ならびにサンプリング周波数近傍の信号を抑圧する。また、ADC入力部は抵抗性のインピーダンスを有していることから、前段との整合が取りやすいため、外付けアンチエリアスフィルタの周波数特性、入力インピーダンスに対する要求値も緩和できるというメリットがある。

 

AD926x_Family_Fig2 

図2. 連続時間型シグマ・デルタADCの周波数特性  

図3に、サンプリング周波数を640Msps、ループ・フィルタの帯域を10MHz、ADC出力を40Mspsとなるようにデシメーションフィルタを設定した条件で、CH-Aに2.3MHz、CH-Bに8MHzの信号を入力した場合のAD9262の特性を示す。

 AD926x_Family_Fig3_s

図3. AD9262のSNRとSFDR特性 

SNRFSは、CH-A、CH-Bともに約84dBという良好な結果を得ている。またSFDRとして、ハーモニック（2.3MHz x 2,3, ･･）がIn BandにあるCH-Aは90dBc、ハーモニック(8MHz x 2,3,･･)が10MHz帯域外となるCH-Bでは101dBcという結果を得ている。 なお、CH-AとCH-B間のアイソレーションは120dB以上（サーマルノイズ以下）と良好な結果を得ている。

2．ワイヤレス・インフラストラクチャへの応用例

従来、このアプリケーションで多く使用されているパイプライン型と比較した場合、連続時間型シグマ・デルタADC（AD926x）は抵抗性の入力インピーダンス、高いSNR、SFDRとアイソレーション、そしてフィルタ内蔵という特長から、受信システム構成の大幅な簡素化が可能になる。

図4はワイヤレス・インフラストラクチャの受信システムにおける典型的なブロック図となっている。
パイプライン型のADCを使用した場合、アンチエリアスフィルタ（AAF）およびダイナミックレンジを確保するために、AGC（Auto Gain Control）を有したAMPを構成する必要がある。




AD926x_Family_Fig4 

図4. ワイヤレス・インフラクトラクチャの受信システム例  


連続時間型シグマ・デルタADCであるAD9262の場合、高いSNRと高次フィルタ内蔵を有しているため、このAAFとAGCAMPを削除、もしくは簡素化することが可能。また、抵抗性の入力インピーダンスゆえに前段とのマッチングに対する制約条件も緩和されることから、直交復調器との接続も容易となるため、受信システムにおける小型化、低価格化、低消費電力化をも可能とする。連続時間型シグマ・デルタADCを使用することにより、AAFの特性やAGCのダイナミックレンジ等、無線キャリアや規格の違いによるハードウェアに対する制約条件が緩和されることから、このような無線周波数を直接ベースバンドのI、Q信号に復調するダイレクト・コンバージョン方式は、ソフトウェア無線に最適な方式といえる。

以上のように、ワイヤレス・インフラストラクチャに連続時間型シグマ・デルタADCを使用することにより、アンチエリアスフィルタ、AGC回路の削除あるいは簡素化が可能となり、その結果として、システム設計の簡素化、全体的なシステムのフットプリントの削減、さらには市場投入までの期間短縮をも実現する。

なお、アナログ・デバイセズは今回ご紹介したADC以外にも、図4のブロック図にあるRFフロントエンド、CLK、PLL等の製品に関しても、シグナルチェーンをサポートしている。

AD926xファミリーは、16ビットの連続時間型シグマ・デルタ・コンバータ「AD9261」と「AD9262」、16ビットの連続時間型シグマ・デルタ・モジュレータ「AD9267」の3製品で構成される。AD9261とAD9262は、オンチップPLLクロック乗算器、デシメーション･フィルタ、およびサンプル･レート･コンバータを特長としており、出力データ･レートを30～160MSPSの間で柔軟に設定できる。AD9267は、高性能640MSPS変調器コアとPLLクロック乗算器が特長で、高速データを直接出力することが可能となっている。

ページトップへ