AD9863

新規設計には非推奨

ミックスド・シグナル・フロントエンド（MxFE™）ベースバンド・トランシーバ、ブロードバンド・アプリケーション向け

データシート (Rev. B) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • 受信経路には内部又は外部リファレンスを備えた50MSPSバージョンのデュアル12ビットA/Dコンバータが内蔵されています。
  • 送信経路には1x、2x又は4xインターポレーションとプログラマブル・ゲイン制御を備えたデュアル12ビット、200MSPSD/Aコンバータが内蔵されています。
  • 内部クロック分配回路にはプログラマブル・フェーズ・ロック・ループとタイミング発生回路が含まれており、単一のリファレンス・クロック動作が可能です。
  • 柔軟な24ビットI/Oデータ・インターフェースにより、半二重モードで各種のインターリーブ又は非インターリーブ・データの転送を、そして全二重モードではインターリーブ・データの転送を可能にします。
  • 抵抗による設定あるいはオプションのモードピンを使用した限定設定を介して設定可能
  • RxとTxの別々のパワーダウン制御ピン
  • 64ピンLFCSPパッケージ（9 mm×9 mmフットプリント）


AD9863は通信市場向けに集積されたコンバータのグループであるMxFE®ファミリーの1つです。AD9863にはデュアル12ビットA/Dコンバータ（ADC）とデュアル12ビットD/Aコンバータ（TxDAC®コンバータ）が含まれています。AD9863 のADC は50 MSPS以下のADCサンプリングに最適化されています。2個のTxDACコンバータは最大200 MHzの速度で動作し、バイパス可能な2x又は4xのインターポレーション・フィルタを備えています。AD9863は高性能、低消費電力、小型に最適化されており、ブロードバンド通信市場向けにコスト・パーフォーマンスの優れたソルーションを提供します。

AD9863はTx 経路とRx経路に対して単一の入力クロック (CLKIN)、あるいは2つの別々の入力クロックを使用します。A/DコンバータとTxDAC のクロックは分割回路、PLL逓倍器、スイッチなどのユーザがプログラム可能なオプションを提供するタイミング発生回路で生成されます。

各種のカスタムのデジタル・バックエンドあるいはオープン・マーケットのDSPに対応するために柔軟な双方向24ビットI/Oバスが使用されます。

このインターフェースは、半二重システムでは24ビット・パラレル転送又は12ビット・インターリーブ転送をサポートします。全二重システムでは、インターリーブ12ビットADCバスとインターリーブ12ビットTxDACバスをサポートします。柔軟なI/Oバスなのでピン数が減り、AD9861と接続するデバイスに要求されるパッケージサイズが小さくなります。

AD9863ではインターフェース・バスの設定、ADCを低電力モードで動作させる制御、TxDACインターポーション・レートの設定、ADCとTxDACのパワーダウン制御はモード・ピンあるいはシリアル・プログラマブル・インターフェース（SPI）のいずれかを使って行うことができます。SPIを使用することによって、TxDAC経路（例えば、疎／微ゲイン調整、チャンネル・マッチング用オフセット調整）とADC経路（例えば、内部デューティサイクル・スタビライザ、2の補数データ・フォーマット）の両方に対しより多くの設定が可能です。

AD9863は64ピンLFCSPパッケージを採用しています（薄型、狭いピッチのチップ・スケール・パッケージ）。64ピンLFCSPパッケージのフットプリントはわずか9 mm X 9 mmで、高さは0.9 mm以下なのでPCMCIAカードのような厳しいスペース条件のアプリケーションに適しています。

アプリケーション
  • ブロードバンド・アクセス
  • ブロードバンドLAN
  • 通信関連（モデム）
AD9863
ミックスド・シグナル・フロントエンド（MxFE™）ベースバンド・トランシーバ、ブロードバンド・アプリケーション向け
AD9863-fbl 894062479AD9863-pc AD9863 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

アプリケーション・ノート 3

技術記事 1

よく聞かれる質問 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

AD9863 IBIS Models 1

評価用キット

eval board
schematic 1
AD-DAC-FMC

AD-DAC-FMC-ADP

今すぐ購入 詳細を表示

製品詳細

AD-DAC-FMC-ADPアダプター・ボードによりアナログ・デバイセズ社のいずれのDPG2互換高速DAC評価用ボードも Xilinx®評価用ボード上でFMC コネクタで接続して使用できます。アダプタ・ボードはFMCコネクタの少ピン数(LPC) バージョンを採用しているので、LPCホスト 又は HPCホスト（ ML605 又は SP605など）上で使用できます。
互換評価用ボードの一覧表については当社のData Pattern Generator (DPG) High-Speed DAC Evaluation Platformページの"DPG2"情報をご覧ください。

EVAL-AD9861
AD9861/AD9863 Evaluation Tools
AD-DAC-FMC
AD-DAC-FMC-ADP

最新のディスカッション

2 年前
AD9863
2 年前
RX LOs  independent? How many bits in ADC?
2 年前
Please update these keyword interceptor lists
EngineerZone®で関連するディスカッションを見る

最近表示した製品