AD9277

製造中

オクタルLNA/VGA/AAF/14ビットADC/CW I/Q復調器

利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

Viewing:

製品情報

  • 8チャンネルのLNA、VGA、AAF、ADCとI/Q変調器
  • 低ノイズ・プリアンプ(LNA)の詳細については、データシートを参照してください
  • 可変ゲイン・アンプ(VGA)
    • 減衰範囲:-42dB~0dB
    • 後段アンプのゲイン:21dB/24dB/27dB/30dB
    • デシベル・リニアなゲイン制御
  • アンチエリアッシング・フィルタ(AAF)
    • プログラマブル2次LPF(8MHz~18MHz)
    • プログラマブルHPF
  • A/Dコンバータ(ADC)の詳細については、データシートを参照してください
  • CWモード、I/Q変調器
    • 独立したプログマブル位相ローテーション
    • チャンネルあたりの出力ダイナミックレンジ:160dBFS/√Hz以上
  • 低消費電力:チャンネルあたり207mW(14ビット/50MSPS
    (TGC))、CWドップラーではチャンネルあたり94mW
  • 柔軟なパワーダウン・モード
  • 過負荷回復時間: 10ns以下
  • 低消費スタンバイ・モードからの高速回復時間:2μs以下 <2 μs
  • 100ピンTQFP/EPパッケージ

AD9277は低価格、低消費電力、小型で使い易く設計されています。この製品は、8チャンネルの、低ノイズ・プリアンプ(LNA)を伴った可変ゲイン・アンプ(VGA)、アンチエリアッシング・フィルタ(AAF)、14ビット、10MSPS~50MSPSのA/Dコンバータ(ADC)、およびプログマブルな位相ローテーションを備えたI/Q復調器で構成されています。 

各チャンネルは、42dBの可変ゲイン範囲が可能で完全差動信号パス、アクティブ入力プリアンプ・ターミネーション、最大52dBのゲインと最大50MSPSの変換レートをもつA/Dコンバータなどの特長を備えています。各チャンネルは、小型パッケージ・サイズを重要とするアプリケーションでのダイナミック性能と低消費電力化において最適化されています。 

LNAは、SPIを介して選択可能なシングルエンド-差動のゲイン段を備えています。LNAの入力ノイズ電圧は21.3dBゲインの時、標準で0.75nV/√Hzで、最大ゲイン時でのチャンネル全体に渡る合計入力換算ノイズは0.85nV/√Hzです。15MHzのノイズ帯域幅(NBW)とLNAの21.3dBゲインを仮定した場合、入力のSNRは約92dBとなります。CWドップラー・モードでは、各LNA出力はI/Q復調器をドライブします。各復調器はそれぞれ、SPIを通して独立に16通りの設定が可能なプログラマブル位相ローテーションを備えています。 

AD9277は、フル性能動作のためにLVPECL-/CMOS-/LVDS-互換のサンプル・レート・クロックを必要とします。ほとんどのアプリケーションでは、外付けのリファレンス電圧またはドライバは必要としません。 

このADCは適切なLVDSシリアル・データ・レートを得るために、サンプル・レート・クロックを自動的に逓倍します。出力上のデータをキャプチャするためのデータ・クロック(DCO±)と、新しい出力バイトを通知するためのフレーム・クロック(FCO±)トリガーを備えています。 

個々のチャンネルのパワーダウン機能を使用すれば、ポータブル・アプリケーションにおいてバッテリ寿命を延ばすことができます。スタンバイ・モード・オプションはパワー・サイクルでの瞬時パワーアップを可能にします。CWドップラー動作では、VGA、AAFとADCはパワーダウンされます。TGC経路のパワーは、選択されたADC速度のパワー・モードに依存します。 

このADCは、プログラマブルなクロック、データ・アライメントおよびプログラマブル・デジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、固定パターン、擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェースを介して入力することも可能です。 

最新のCMOS製造プロセスで製造されており、AD9277はRoHS対応の16mm×16mm、100ピンTQFPパッケージを採用しています。仕様は工業温度範囲-40~+85℃にわたって規定されています。 

アプリケーション

  • 医用画像処理/超音波
  • 車載レーダ

AD9277
オクタルLNA/VGA/AAF/14ビットADC/CW I/Q復調器
AD9277-fbL AD9277-pc AD9277 Typical Application Diagram
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

データシート 1

ユーザ・ガイド 1

技術記事 1

評価用設計ファイル 1

よく聞かれる質問 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア/ドライバが見つかりませんか?

ドライバ/ソフトウェアをリクエスト

ツールおよびシミュレーション

AD9277 IBIS Models 1

Visual Analog

VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション/データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。

ツールを開く

評価用キット

eval board
HSC-ADC-EVALCZ

FPGAベースのデータ・キャプチャ・キット

機能と利点

  • FIFO深さ:64kB
  • シングル/マルチ・チャンネルADCで動作
  • VisualAnalog® ソフトウェアで使用
  • Virtex-4 FPGAベースのキット
  • ADCの評価ボードによってはインターフェース用のアダプタが必要になる場合があります。
  • 各チャンネルによりSPI制御 最大644 MSPS SDR / 800MSPS DDRのエンコード・レートでのプログラムが可能
  • 各チャンネルはDDRのエンコード・レート

製品詳細

HSC-ADC-EVALCZ 高速コンバータ評価用プラットフォームは、アナログ・デバイセズの高速 A/D コンバータ(ADC)評価用ボードからのデジタル・データのブロックをキャプチャする FPGA ベースのバッファ・メモリ・ボードを使用しています。このボードは、USB ポートを介して PC に接続し、VisualAnalog® とともに使用して、高速 ADC の性能を短時間で評価します。この評価用キットはセットアップが容易です。その他の必要な装置には、アナログ・デバイセズの高速 ADC 評価用ボード、信号源、クロック源などがあります。キットを接続して電源を投入すると、PC で即座に評価することができます。

HSC-ADC-EVALCZ
FPGAベースのデータ・キャプチャ・キット
High_Speed_ADC_evalboard_05
EVAL-AD9277
AD9277 Evaluation Board

最新のディスカッション

最近表示した製品