一次通过EMI合规性测试— 第4部分：电源布线与叠层规划

by James Niemann

2026-07-23

阅读本系列其他文章

一次通过EMI合规性测试—第1部分：相关物理知识

一次通过EMI合规性测试—第2部分：PCB辐射示例

一次通过EMI合规性测试—第3部分：从原理图到布局与接地架构

一次通过EMI合规性测试— 第5部分：关于精密模拟、屏蔽和热管理的进阶考量

摘要

第3部分已讨论了原理图审查、元件布局及接地架构，本文将转向后续的布线决策。电源系统布线应在布局初期（信号布线开始之前）予以重视，因为电源系统是PCB面积的主要消耗者之一，且直接影响层数和叠层结构的选择。本系列文章第4部分提出了一套系统化流程，用于确定从2层到8层设计的正确层数及最佳叠层配置，确保每个信号均拥有专用的、场约束的传输路径。在布局伊始即遵循此流程，可避免设计中途返工带来的高昂成本。

引言

本系列第3部分阐述了如何解读并整理布局原理图、如何进行元件布局、如何在接地平面与接地树之间做出选择。完成这些基础决策后，便需着手处理布线本身，而首要布线任务并非信号，而是电源系统。本文将讨论以下内容：

如何对电源系统进行布线，以支持低频和高频电流传输且不产生干扰。
需要多少层（通常与网络数量相关）才能布设所有传输线，确保每条传输线均拥有专用传输空间，从而避免干扰和电磁干扰(EMI)。
如何选择正确的叠层配置，以确保每个信号层的场均得到有效约束。

本文概述的流程直接基于第3部分的布局和接地决策。按顺序执行步骤，即先处理电源系统和关键信号，再确定层数，最后确定叠层结构，有助于尽早确立正确配置，避免布局中途返工带来的高昂成本。

系统布线

一些设计人员会将电源和接地留至PCB布局流程的最后阶段处理。建议在元件布局完成后立即处理此项工作，理由如下。设计过程中必须考虑PCB的层数和叠层结构。两者均取决于设计复杂度和可用PCB尺寸。在布线开始后做出此项决定亦无不可。例如，除走线总数外，大电流走线（需加宽走线）、高压网络（需增加网络间距）及安全间距均会改变PCB面积需求。此类走线比低压/小电流模拟及数字信号占用更多PCB空间。电源/接地系统同样占用大量PCB空间，因此接下来将重点讨论此项内容。越早确定正确的层数和叠层结构，效果越好。

一旦完成元件布局及接地/电源系统设计，即可开始信号布局。这项任务应优先处理关键走线。在进行其他工作之前，务必确保布局中重要（此时未必困难）的网络已正确布设。关键网络包括所有敏感模拟信号及高速电路。对于每条走线，始终需考虑地平面中的高低速回流路径、去耦及电源获取。对于接地，高速路径相对简单，因为根据法拉第定律，它将直接位于信号走线下方。应保持此区域专用于该信号。低频回流将沿最小阻抗路径流动（如第3部分所述），利用所有可用铜箔。

系统布局

大多数信号走线采用50Ω阻抗，原因充分。走线的无损阻抗为 √((L/C)，其中L为单位长度电感，C为单位长度对地平面电容。50Ω走线较窄（有利于节省空间），且与地平面之间的环路面积较小。就带宽而言，50Ω亦是理想阻抗值。阻抗低于50Ω时，电感将成为主要误差源；阻抗远高于50Ω时，则易受容性短路影响，且在标准PCB尺寸下难以实现。上述论点与电力传输无关。如坡印廷矢量S = E×H所述，能量流动与传输线阻抗无关。例如，传输10V、10A的100W功率时：高阻抗线路需更大的场域面积或空间，以补偿10V、10A输入功率下较低的场强。低阻抗线路（介质空间较小）则以更强的场强（E和H）补偿较小的体积。不同线路阻抗间显著变化的关键在于线路改变能量传输速率的能力；设计PCB电源系统时需仔细考量这一点。

低阻抗线路电感较低，可快速传输功率，因为线路上电流随时间的变化率等于电压除以电感(V = Ldi/dt)。较低的电感使电流能在更短时间内升至更高值（在理想电压供电总线中，线路电压不变，因此S = E×H中的E场始终保持恒定）。除支持负载快速变化外，低阻抗电力传输也是解决干扰问题的唯一方案，其原因耐人寻味。电源系统实质上是所有电路的公共连接。例如，考虑两个共用电源和地的数字电路。此时，每个线路驱动器可将信号线连接至电源或地。当信号线连接至公共电源时，需注意可能还有许多其他数字走线也连接至同一电源。这实质上将所有走线短接至同一网络。为确保正常工作，电源线阻抗必须极低，以防止两个（或多个）信号相互干扰。

用于电源和地的铜箔在引导能量及提供场约束方面发挥同等重要作用。然而，模拟设计与数字设计的实施要求可能有所不同。在数字设计中，传输线硬连接至电源时，需采用低阻抗、宽带宽电源以防止EMI和信号干扰。对于模拟设计，实际电源网络不必为平面，但采用低阻抗、高频电源始终是明智之选。模拟系统仍需在系统模拟带宽内进行去耦（保持低阻抗），通常可通过去耦电容实现。

若预算允许在叠层中增加额外层，建议采用带状线（而非微带线）设计。数字逻辑需使用电源和地平面，而模拟电源可通过通常按x/y网格布置的走线进行布线，每层布线方向应保持一致。务必关注走线载流能力，并将此电源走线视为与其他传输线相同（邻近地平面）。对于电源和地的各分支，较大电流应优先进入电源走线，其次为变化电流，最后为较小电流。

在大致了解所需PCB面积、电源系统构建方式及一般布线顺序后，继续布设PCB其余部分。注意，前文未提及关于敏感走线的任何规则。敏感走线应仅考虑传输线和模拟功能的需求。对于PCB其余部分，与电源系统布局相同，必须遵循相同规则以完成布局（在叠层中选择一致的布线方向/层）。注意，此类规则具有灵活性（有时可打破），但绝不应损害场约束或EMI/电磁兼容性(EMC)最佳实践。叠层中每一层最好遵循与电源布线相同的一般布线方向。

在此之前，需放置所有元件，估算可能需要的层数，并定义叠层结构。

确定层数和叠层结构

元件布局和布线应按功能模块逐一进行，因为原理图上的大多数连接将在设计中的某个模块或电路组内完成。对层数要求最严格的模块或电路组将决定整块PCB的层数。实际叠层结构（哪些层为地/信号）在PCB不同模块间无需保持一致。

按模块划分原理图/PCB电路。

根据电路限制层数的可能性排列电路。按功能考虑传输线类型（电源或信号），及其对干扰的敏感程度或自身发出电磁辐射的可能性。

按层数需求（估算）对电路组排序。
确定第一组的叠层结构。这将决定PCB的层数。
依次确定其余电路组的叠层结构。
按相同顺序放置各电路组元件。

按模块将元件逐一放置在PCB上，从前一列表中的第一个模块开始。此步骤有助于确定所需总面积。完成后，开始处理模块1（最有可能决定层数的模块）。开始布局时需确定叠层结构，因此先从4层板入手。4层板是以最低成本和最少工作量获得良好效果的最小层数。

按照上述流程，首先布设电源系统，然后布设关键网络，采用图1所示4层板的第一种选项。

外面两层用于信号，里面两层用于地。

此方法可减少过孔数量，对开关电源布局具有显著优势，因而是首选方法。

外面两层用于地，里面两层用于信号。

这种做法有助于最大限度减少电磁辐射和干扰的产生。但由于元件位于PCB表面，每个引脚均需一个过孔。接下来，选择每层其余走线的布线方向并继续布线。始终按重要性顺序布设网络。这虽有难度，但透彻理解电路细节对于PCB布局至关重要。完成第一个模块后，以相同方式处理第二个模块。前几个模块的布局很可能揭示是否需要更多层。除非存在严重成本限制，否则不建议采用2层板。

当层数超过六层时，可用叠层选项数量显著增加。图1概述了本文讨论的一些可能性。

在所有叠层结构中，顶层和底层均同时用于信号和地。由于元件布局原因，顶层和底层的信号走线不可避免。对于2层叠层，地线必须与信号线相邻或直接位于对面层下方布设。布线完成后，应通过铜填充最大化电源对地电容。对于4层叠层，信号和电源共用第2层和第4层，而信号和地共用第1层和第4层。对于6层和8层叠层，层数已足够容纳更多信号层及合适的叠层设计。

2层板

可选方案较少。一种方案是顶层布设电源，底层布设地（一般而言）。仅有两层时，每个连接的接地需直接布设在信号走线下方或旁边。完成此操作后，可用铜（电源）填充顶层剩余区域，用铜（地）填充底层剩余区域。切记，目标是实现场约束。只要每个信号均有相邻接地，即可实现此目标（尽管场约束效果不如带状线传输线）。优点是所有频率的信号均将沿设定的回流路径流动。对于这种2层方案，低阻抗电源仅来自去耦电容，且仅在较低频率下有效，因为可用平面电容较少。对于具有多个电源轨的PCB，2层方案更为困难，尤其当这些电源共用同一PCB区域时。

4层板

可接受的叠层结构如图1所示。在这两种布局中，均可实现场约束，因为每个信号层（为每层选择布线方向）均有专用地平面，无任何阻碍。6层和8层板有更多选择。

迄今为止，上述叠层结构均假设采用完整地/电源平面，这对于纯数字设计而言是合理假设，因为回流电流均可通过法拉第定律确定。若设计包含模拟电路，尤其涉及超敏感测量（微伏或皮安级）或高精度要求时，则需考虑更多因素。高速模拟或射频设计涉及不同考量，将在本系列第5部分中讨论。

结语

电源系统布线和叠层选择不宜推迟至布局最后阶段。在元件布局完成后立即处理电源系统，并按模块系统性地确定层数和叠层结构（从要求最高的电路组开始），可为整个设计奠定坚实基础。4层板几乎总是合适的起点，本文概述的叠层选项适用于大多数设计。对于含精密模拟电路、多接地系统或面临显著散热挑战的设计，本系列第5部分将讨论额外的布局注意事项，以确保设计顺利完成。