智慧GaN降壓控制器設計——第1部分：考慮因素和測量方法

作者：ADI 資深產品應用工程經理 James R. Staley

問題:

在氮化鎵同步降壓轉換器中，探頭導入的物理寄生元件以及微型同軸連接器（MMCX）這類連接件的佈局方式，會對死區時間和過衝波形的測量精度產生怎樣的影響？又有哪些推薦的緩解措施可以解決這些問題？

答案:

同步轉換器的工作原理是時序控制開關和同步開關元件（通常是FET）的通斷狀態。這種操作的時序非常重要。如果關斷一個開關與接通另一個開關之間的延遲時間過長，效率就會受到影響。如果延遲時間不夠長，當大量電流流過這對開關時，就可能發生所謂的「直通」現象。這會顯著降低效率，並可能損壞元元件。本文是關於智慧GaN降壓控制器設計的兩篇文章中的第一篇，討論了所涉及的動態特性及其正確測量方法。

引言

在電源轉換領域引入氮化鎵(GaN)等寬頻隙FET元件，能夠實現更高的能量密度、更快的開關速度和更低的損耗，這主要得益於此類元件顯著降低的閘極電容(Cg)。然而，GaN FET的 V_GS限制非常嚴苛，且其不具備體二極體。因此，如果為了避免閘極振鈴而降低閘極擺率，則在較長死區時間下，反嚮導通損耗會大幅增加。此外，GaN FET同樣容易遭受直通效應的有害影響。因此，為了充分利用這類元件，必須優化死區時間。來看一下圖1所示的典型應用。這是一種15 V至36 V_IN、12 V/15 A降壓轉換器，採用LTC7891。此款元件專門設計用於驅動GaN元件。我們將以此應用電路為例，探討如何準確測量死區時間和過衝，同時優化閘極電阻。

關於開關操作的考慮因素

此款降壓轉換器具有智慧近零死區時間，其開關網路由驅動控制開關Q1頂部閘極(TG)和同步開關Q2底部閘極(BG)的控制器組成。頂部閘極透過單獨的上拉/下拉電阻（TGUP、TGDN）驅動，底部閘極透過單獨的上拉/下拉電阻（BGUP、BGDN）驅動。每個開關週期中的開關電流利用輸出濾波器網路L1和COUT進行平均，產生一個穩定輸出電壓。

理想轉換器的開關沒有能量損耗，其通斷會暫態完成且完全同步。然而，雖然GaN FET因其低電容而能夠比其他技術更快地導通和關斷，但在控制器指令開關導通與開關達到完全導通狀態之間仍存在延遲。開關的關斷也是如此。由於這種延遲，開關存在轉換損耗，構成了開關操作總損耗中不可忽略的重要部分。這些損耗會轉化為開關熱量，進而影響效率，並最終對FET的運行施加熱限制。如何有效因應這些由非理想開關施加的限制呢？

如果兩個開關同時完全導通（哪怕持續時間非常短暫），低R_DS(ON)將造成 V_IN與GND之間短路，最終將導致開關徹底失效。如果兩個開關均處於部分導通狀態，高漏電流將導致暫態高溫，此現象會致使開關承受熱應力，進而縮短其使用壽命。這種情況就是所謂的「直通」（圖2）。在初始切換階段，大約有8 ns的死區時間，開關電流首先以正常di/dt速率達到輸入電流水準，隨後隨著電感充電而逐漸上升。下一轉換階段具有對稱的升緣和降緣，兩個電晶體可以同時處於部分導通狀態，導致漏極電流出現明顯的尖峰，但仍低於I(DS)_MAX。最後的轉換階段允許導通時間重疊2 ns，漏極電流尖峰遠超FET額定漏極電流。

為了避免這種情況，控制器關斷一個開關後，應延遲另一個開關的導通，此延遲時間被稱為死區時間。只有設定的死區時間夠長，使元件有足夠時間完成完全導通和完全關斷狀態的轉換，才能防止直通現象（圖2）。但是，如果此時間過長會發生什麼？MOSFET具有寄生二極體，它會在FET仍處於關斷狀態的同時，箝位開關節點並防止反向擊穿。FET完全導通所需的時間越長，這種暫態V_F × I_DS功率損耗對效率的影響就越大。只有當FET完全導通後，才能用更低的I_DS ² × R_DS(ON)損耗取代（通常為0.8 V到1.0 V的）V_F × I_DS功率損耗。GaN FET則沒有這種體二極體結構。在反向電壓下，GaN FET會箝位在更高的電位，橫向電晶體結構的典型箝位電壓為2 V。這表示即使是適中的死區時間，也會造成過高的功率損耗，因此GaN FET控制器需要盡可能減少死區時間。為了解決此一問題，基於MOSFET的設計通常在同步開關的MOSFET兩端並聯一個蕭特基二極體，以降低死區期間的正向壓降。然而，在GaN所適用的高頻開關應用中，二極體的結電容會迅速成為損耗的主要來源。與這些考慮因素相關的利弊權衡如表1所示。

基於GaN的設計現在似乎陷入了兩難境地。死區時間設定過短，可能導致直通故障，使開關元件瞬間損毀；而死區時間設定過長，則可能引發過熱，導致元件因焊點失效而從電路板脫落。如何在高效轉換與充足安全餘裕之間取得適當的平衡？解決此一難題的最簡單方法，或許是選用具備智慧近零死區時間或晶片級自我調整死區特性的轉換器。LTC7890和LTC7891降壓控制器分別是雙通道/單通道降壓設計，專門用於驅動GaN FET，具有接腳可選的智慧近零死區時間、自我調整死區時間和精密電阻可調死區時間控制選項。這種架構能夠巧妙地測量實際V_GS和V_SW 位準，進而智慧地控制時序，確保驅動任何元件時都能實現精準性和安全性。其核心在於透過快速調整來精準控制死區時間。與傳統的開迴路閘極驅動不同，它會即時調整死區時間，確保開關的導通和關斷完全按照控制器的指令發生，而非受閘極訊號、寄生閘極電阻和電容所左右。如此不僅能有效降低反嚮導通損耗，還能充分利用GaN固有的近零反向恢復損耗特性。關於這些工作模式的完整指南，請參見表2。使用者只需驗證設定的模式和時序是否正確實現。不過，驗證過程本身也存在一些挑戰，設計人員必須首先解決這些挑戰。

測量和佈局考慮因素

要準確測量死區時間和過衝波形，必須高度重視探測技術及其建置。相對於MOSFET，GaN FET具有非常嚴格的 V_GS限制，其典型值為5 V，而ABS_MAX為+6 V到-4 V。強閘極驅動結合寄生電抗元件會導致振鈴，即便短暫的電壓偏移也可能損壞GaN元件。相較於MOSFET，GaN閘極對驅動接腳展現出更低的電容，此一特性使GaN在高頻應用中更有優勢。然而，探頭本身會引入寄生電抗元件，可能會使波形失真，導致測量結果無法準確反映閘極在未被探測時的真實表現。用手握住探頭並使用最少的輔助設備，是一種存在較大風險的做法。手一旦滑脫，後果可能相當嚴重。傳統的鱷魚夾引線也不適合這種情況。如果頂部閘極和開關節點的回流路徑設定合理，傳統上推薦使用客製化尾纖探測技術，以獲得良好的示波器測量結果（圖3）。但對於浮空頂部閘極，這種探測方法依然存在問題。一種解決方案是使用諸如MMCX樣式的連接器，或使用可以適配MMCX探頭尖端的排針。底部閘極可將接地端作為基準，而頂部閘極可將開關作為基準，因此必須使用某種形式的隔離探頭。在頂部閘極的測量中，光學探頭（例如Tektronix TIVP或漂移更小的新型TICP）可以提供這種隔離，並利用MMCX連接器。圖4顯示了一個正在進行的典型LTC7891死區測量設定，MMCX連接器位於FET閘極接腳正下方，並耦合到1 GHz光學探頭。

連接器本身是就是一種權衡的體現。表面黏著MMCX連接器會佔用電路板空間，這對於那些要求緊密佈局和高功率密度的設計而言，無疑是一個問題。如果連接器被（理想地）直接部署於FET的閘極和源極接腳之間，且不導入額外的閘極佈線，這可能導致佈局比預期更分散。另一方面，若將連接器放置在佈局的邊緣，則會導入額外的佈線電感和電阻，進而降低測量準確度。另一種方案是使用貫孔接頭，這些接頭僅用於測量，在最終裝配時可移除。但是，這種方案需要借助轉接器，不僅會略微增加寄生效應，還要在焊墊堆疊結構的所有層上都預留環形開口。透過合理權衡各項因素並優化電路佈局，可有效抑制探頭寄生參數引起的過衝與振鈴（圖5）。紅框中的原始佈局將MMCX連接器牢固連接到開關節點，閘極節點透過貫孔和內部佈線連接到GaN FET的閘極焊墊。紅色波形顯示振鈴幅度超過+6.4 V/–9.1 V。仍使用相同的2.2 Ω上拉/1.0 Ω下拉閘極電阻，但修改藍框中的佈局，將MMCX本體與開關節點分開，代之以開爾文連接，由此測得的藍色波形顯示，頂部閘極關斷時的振鈴幅度降低至+2.4 V/–1.8 V。值得注意的是，即使只是對電路佈局進行些許調整，也可能顯著影響過衝的測量結果，而此一參數對於抑制過衝並避免GaN FET被過度驅動非常重要。

一旦測量技術得到驗證，驗證死區時間的過程便可開始。無論採用哪種探頭測量頂部波形，第一步始終是利用一個公共訊號源，對探頭進行相對於底部訊號的去偏斜處理。死區時間是相對的，只要公共訊號無任何水準偏移，那麼一個通道相對於另一個通道的偏斜就無關緊要。這也有助於確保增益誤差和失調（光學探頭的常見問題）得到糾正，或者至少知道存在誤差和失調，以便在測量後進行調整。在擷取用於決策的資料之前，務必讓光學探頭達到熱穩定狀態。此外，通常建議記錄所有增益和失調設定。

完成設定後，應在應力最低的電壓和電流下（降壓控制器使用較低V_IN，升壓控制器使用較高V_IN）進行基線測量，然後再挑戰設計的功率極限。閘極過衝會隨著輸入電壓和輸出電流的變化而變化，如果設計的餘裕有限，最好在達到極限應力之前發現並糾正過衝問題。如果用於測試的示波器具有參考游標，建議將游標放置在GaN VG資料手冊規格的上限和下限處，以便直覺地查看可接受的範圍。使用開關節點波形來觸發並疊加頂部和底部閘極波形，以獲得死區時間的最佳圖像。最好使用差分或光學探頭來測量頂部閘極波形。如果測量必須相對於接地端進行，通常建議使用示波器波形數學函數（如果可用），從頂部閘極節點輸入中減去開關節點，以獲得一個基於虛地的波形進行分析。

結語

本文概述了關於佈局、探測和資料擷取的正確技術。掌握這些技術後，系統設計人員在採用LTC7890和LTC7891降壓控制器實現基於GaN的設計時，將能更有把握地確保設計的穩健性。完成原型搭建並在測試台上準確測量波形後，設計人員就可以選擇配置，然後優化閘極驅動訊號。這方面的內容將在「智慧GaN降壓控制器設計——第2部分：配置和優化」中介紹。