低壓GaN轉換器閘極驅動和測量

作者：ADI 資深應用經理 Kurk Mathews 以及應用工程師 Luis Onofre Lazaro

摘要

本文討論了應用氮化鎵場效電晶體(GaN FET)時，對閘極電壓進行精準控制和對閘極參數進行高精度測量的必要性。文中，將採用先進隔離探棒獲得的高側閘極測量結果與採用其他設備和技術測得。

引言

GaN FET相較於矽FET，開關速度更快，封裝更小，功率損耗更低。這些特性使得電源轉換器能夠在更高頻率下運行，既能縮減整體解決方案尺寸，又能保持高效率。雖然DC/DC轉換器的基本設計保持不變，但GaN帶來了額外的設計和測試挑戰。其中一個較為關鍵的挑戰是對閘極電壓和時序進行精準控制。這種控制可能難度不低，原因在於開關時間可能超過了傳統控制器和測試設備的處理能力。幸運的是，GaN專用的控制器和測量技術能夠解決這些問題，並確保電源設計穩健可靠，同時不會增加額外的複雜性。

GaN性能和特性

圖1顯示了一個12 V降壓型轉換器，其基於LTC7891同步控制器，用於驅動100 V GaN FET。以500 kHz頻率運行時，在20 A負載和48 V輸入下，其可實現97%的效率。這比目前的100 V矽FET效率高出約2%，並且功率損耗可減少40%。*矽方案要實現這種性能，必須將開關頻率降低一半以上，並且需要使用更大的電感，整體解決方案尺寸會加大。該元件屬於新型控制器系列，專門設計用於滿足GaN的閘極驅動和開關要求，無需額外的元件。ADI針對GaN優化的控制器產品系列還包括LTC7890（100 V雙通道降壓型控制器），以及LTC7893和 LTC7893 和 LTC7892（分別為100 V升壓型和雙通道升壓型控制器）。

Figure 1. The LTC7891 step-down (buck) converter schematic. — 圖1.LTC7891降壓型轉換器原理圖

*LTC7891控制器提供4 V至5.5 V閘極驅動電壓，適合GaN和邏輯位準矽FET。LTC7897控制器提供5 V至10 V閘極驅動電壓，適合標準位準矽FET。

閘極電壓

矽FET的閘源極電壓通常在4.5 V至10 V之間，絕對最大額定值為±20 V。相較之下，100 V GaN FET的閘源極電壓可能規定為5 V，且為了確保元件的長期可靠性，其電壓範圍被限制在+6 V至-4 V之間。為了滿足這些GaN指標，閘極電源必須保持高度穩定，並且有極小的高頻過沖或下沖。雖然精密5 V電源對低側FET而言已足夠，但要限制高側FET的閘源極電壓，必須使用額外的電路或GaN專用控制器。

閘極驅動器電源

在圖2中，Bootstrap電容和二極體（C_BOOT和D_BOOT）實現了傳統的高側閘極驅動電源。當高側(TOP)開關關斷時，受電感電流或低側(BOT)開關導通的影響，開關節點變為低位準。當兩個開關均關斷時，矽FET的體二極體將開關節點的電壓限制在地電位以下約1 V。相較之下，GaN FET能夠逆向導通，其特性類似於2 V至3 V體二極體。使用Bootstrap二極體時，負開關電壓會加到Bootstrap電容的電壓上，進而增加高側FET的閘源極電壓。或者，可使用智慧開關來防止驅動器過充，進而無需額外的箝位二極體。此主動開關在BOT閘極導通後導通，產生一個不依賴於體二極體壓降的穩定高側閘極驅動電壓。在死區時間較長的情況下，這些控制器能夠承受開關節點上的負尖峰。在建立穩定的高側驅動器電源後，下一步是準確測量高側FET的閘源極電壓。

Figure 2. GaN controller with internal smart bootstrap switch. — 圖2.內建智慧Bootstrap開關的GaN控制器

圖2.內建智慧Bootstrap開關的GaN控制器閘極測量

圖3顯示了基於GaN的降壓型轉換器的閘極和開關波形。在沒有串聯閘極開通電阻的情況下，TOP FET的閘源極電壓(V_{TOP_GS})超過了GaN FET的+6 V最大閘源極電壓額定值。增加一個2.2 Ω TGUP電阻可降低V_{TOP_GS}，並抑制閘極和開關節點的振鈴。高阻抗示波器探棒擷取了以地為基準的低側閘極(V_BG)和開關節點(V_SW)波形。TOP FET的源極電壓(V_SW)在V_IN 和地電位之間振盪。GaN的高斜率（超過30 V/ns）和300 MHz振鈴超過了通常用於進行V_{TOP_GS} 測量的差分探棒的實際共模限值。幸運的是，可利用光隔離探棒來實現這一測量。此類探棒由Tektronix基於IsoVu^™ 技術率先推出，擁有驚人的高頻共模抑制比(CMRR)，價格自然也不菲。

Figure 3. Turn-on waveforms with isolated probe. — 圖3.採用隔離探棒測量的導通波形

圖4顯示實際工作場景中的隔離探棒。此類探棒透過光纜連接到示波器，既實現了電氣隔離，又有效降低共模輸入電容。探棒的衰減器前端直接插入MMCX連接器。探棒還可透過接頭接腳和MMCX轉方形接腳轉接器連接到PCB測試點。為確保探棒發揮最佳性能，探棒前端與PCB之間的連接應保持極短，並採取有效遮罩措施。板載的MMCX連接器可提供最佳同軸連接，但務必從FET閘極和源極引出短開爾文佈線。隔離探棒可能是測量高側GaN閘極電壓的最佳方法，甚至可能是唯一可行的方法，但我們不妨比較一下另一種常見方法的表現。

Figure 4. Isolated probe setups. — 圖4.隔離探棒設定

被動探棒

高側閘極訊號的測量，可利用兩個以地為基準的被動探棒、一個數位示波器和數學運算來實現。這種A-B或偽差分技術¹儘管存在電壓範圍和CMRR有限的問題，但在評估低壓DC/DC轉換器的閘極時序時，仍然很受歡迎。進行高側閘極測量之前，最好先快速檢查共模抑制性能。將兩個探棒連接到同一高dv/dt電壓，消除時序偏差，從一個通道的訊號中減去另一個通道的訊號，觀測剩餘訊號。如果CMRR足夠，則只應看到很小的殘餘電壓，遠低於實際的閘極訊號。探棒負載效應是另一個關鍵因素。理想情況下，探測不應影響電路運行或波形。標準高阻抗被動探棒的輸入阻抗為10 MΩ，且與3.9 pF至10 pF的電容並聯。相較之下，隔離探棒的接地電容較低（低於2 pF）。還有一些不太常見的低阻抗（500 Ω到5 kΩ）被動探棒**，其電容很低，這在此類測量中可能會有所幫助。

結果

圖5將使用A-B方法擷取的V_G – V_SW波形，與之前圖3中隔離探棒設定測得的 V_{TOP_GS}（以虛線顯示）進行了比較。在此測試中，選擇了低阻抗被動探棒(5 kΩ // < 2 pF)，原因是較高電容探棒(≥3.9 pF)會導致VSW的峰值幅度明顯下降，顯示存在探棒負載效應。閘極波形基本吻合，但A-B方法測得的殘餘共模訊號峰對峰值達2.7 V。相較於7 V的V_G – V_SW 訊號峰對峰值，該共模干擾較為顯著。高阻抗被動探棒顯示出類似水準的殘餘共模雜訊，但測得的V_G – V_SW 峰值降低了17%到30%，原因可能是負載效應、匹配和回應問題。

Figure 5. TOP FET gate measurement (V<sub>G</sub> – V<sub>SW</sub>) using A – B method. — 圖5.使用A-B方法進行TOP FET閘極測量(V_G – V_SW)

圖6中的 V_G和V_SW是使用單個被動探棒分兩步擷取的。透過這種方法擷取V_G波形，並將其保存在記憶體中。然後移動該探棒，利用其擷取V_SW。請注意，連接到V_SW的第二個探棒在兩次測量期間觸發示波器。利用通道數學運算功能，調取波形並進行相減運算。這種方法增加了一個步驟，但避免了探棒不匹配，進而改善了共模抑制。雖然高阻抗被動探棒的表現超出了預期，但低阻抗探棒提供的結果更接近於可信隔離探棒測得的結果，因此在這種情況下，後者是首選。