신호 체인에 대한 단계별 잡음 분석 가이드

글: 파스쿠알레 델리지아(Pasquale Delizia) 제품 마케팅 엔지니어, 로즈 델라니(Rose Delaney) / 아나로그디바이스(Analog Devices, Inc.)

개요

이 글에서는 고속 광대역 신호 체인의 잡음 성능에 대한 이론적 분석을 수행하는 데 필요한 단계를 설명한다. 분석을 위해 특정 신호 체인이 선택되었지만, 제시된 단계는 모든 유형의 신호 체인에 유효하다고 간주할 수 있다. 크게 다음과 같은 다섯 가지 주요 단계가 제안된다: 분석을 위한 가정 수립, 체인 신호의 단순화된 회로도 작성, 각 신호 체인 블록에 대한 등가 잡음 대역폭 계산, 모든 블록에 대한 신호 체인 출력에서 잡음 기여도 계산, 그리고 모든 잡음 기여도 추가하기가 그것이다. 이 분석은 간단한 수학을 사용하여 모든 잡음 기여도를 설명하는 방법을 보여준다. 설계자는 각 블록이 전체 잡음에 미치는 정도를 이해함으로써 설계를 적절하게 수정하여 (부품 선택 등) 잡음 성능을 최적화할 수 있다.

머리말

측정 신호 체인을 설계할 때는 관심 있는 가장 작은 신호를 쉽게 추출할 수 있도록 신호 체인 솔루션이 충분히 낮은 잡음을 갖는지 확인하기 위해 잡음 분석을 통해 작업하는 것이 중요하다. 철저한 잡음 분석은 제조 과정에서 시간과 비용을 절감시켜 준다. 이 글에서는 신호 체인 잡음 분석을 수행하는 데 필요한 주요 단계를 간략하게 설명한다. 여기에서는 아나로그디바이스의정밀 광대역 기술 페이지에 있는 전력 최적화된 전류 및 전압 측정 신호 체인의 예를 사용한다.

Figure 1. A precision wide bandwidth current/voltage measurement power optimized signal chain. — 그림 1. 전력 최적화된 정밀 광대역 전류/전압 측정 신호 체인

분석은 다음의 다섯 가지 주요 단계로 구성된다.

1. 분석을 위한 가정 수립

2.체인 신호의 단순화된 회로도 작성

3. 각 신호 체인 블록에 대한 등가 잡음 대역폭 계산

4. 모든 블록에 대한 신호 체인 출력에서 잡음 기여도 계산

5. 모든 잡음 기여도 추가하기

1. 분석을 위한 가정 수립

잡음 분석 또는 신호 체인 회로에서 수행되는 분석의 경우, 신호 체인에서 각 블록에 사용되는 가정을 명시하는 것이 중요하다. 이 분석에 사용된 몇 가지 가정은 다음과 같다.

보호 블록
- 보호 블록은 유의미한 잡음을 추가하지 않는다고 가정한다. 이 블록의 잡음은 보호 스위치 블록의 작은 온 저항에 의해 발생한다. 다음 예에서는 온 저항이 11Ω인 ADG5421F를 사용하여 0.43nV/√Hz의 잡음 스펙트럼 밀도(NSD)를 생성한다. 이 값은 이득 블록의 가장 낮은 NSD보다 18배 작으므로 고려할 필요가 없다. 그러나 추가 보호 조치(TVS 다이오드 등)를 구현하는 경우에는 이를 고려할 필요가 있다.

신호 필터링 블록
- 신호 필터링 블록은 하나의 극만 갖는다고 가정한다. 검사하는 대역폭(400kH) 대비 샘플링 주파수(15MSPS)를 고려할 때 단일 극으로 충분하다고 가정한다.

레퍼런스 블록
- 레퍼런스 블록의 잡음은 무시할 만한 수준이라고 가정한다. 선택한 전압 레퍼런스가 우수한 잡음 성능(0.25p-p(10Hz ~ 1kHz) 및 0.21ppm rms(10Hz ~ 1kHz))를 가지므로 이 분석에 포함하지 않았다. 이 가정은 이 신호 체인 사례에만 해당되며, 다른 신호 체인과 레퍼런스를 사용하는 경우 추가적인 분석이 필요하다.¹

절연 블록
- 절연 블록의 잡음은 고려하지 않는다.

기타 가정들
- 분석은 25°C(298.15K)의 온도에서 수행된다.
- 주어진 블록의 NSD는 샘플링 주파수에서 균등하다고 가정한다. 열 잡음만 고려된다.
- ADC의 경우 전체 잡음을 취한다(kTC 및 추가 잡음 소스 모두 포함).
- 샘플링 주파수(15MSPS)가 검사되는 대역폭(400kHz)보다 훨씬 크다.

2. 신호 체인의 단순화된 회로도 작성

신호 체인 솔루션(그림 1)에서 다음 각 스테이지에 대한 단순화된 회로도를 생성한다(그림 2 참조).

이득 블록
신호 필터
ADC 드라이버
ADC 입력 RC 필터/li>
ADC

또한 다음 사항에 유의한다.

잡음 성능이 이득을 기반으로 하고 모든 내부 잡음 소스를 고려하기 때문에 이득 스테이지는 블랙박스처럼 다룬다. 이는 이득 스테이지에서 발생하는 잡음을 데이터 시트에서 이득 증폭기의 NSD 값을 사용하여 직접 계산할 수 있다는 것을 의미한다. 이득 선택은 이득 스테이지에 완전히 포함된다.
신호 필터는 드라이버에 내장된다. 수동 필터 사용을 선택하면 분석하는 신호 체인의 주요 특성의 하나인 전체 전력이 감소한다. 이로 인해 전체 신호 이득이 1이 되도록 보장하려면 R_filter, R_G, 및 R_F 의 값을 신중하게 선택해야 한다(그림 4에 강조 표시). R_G의 값은 다음과 같이 신호 필터의 대역폭에 기여한다.

여기서

ADC 샘플링 직전에 발생하는 RC 네트워크 스테이지의 구성요소 값은 정밀 ADC 드라이버 툴을 사용하여 찾는다. 이 툴의 디폴트 값이 신호 체인 분석 계산에 사용된다. 이 값은 또한 제품 데이터 시트에서 확인하거나 계산할 수 있다.²

Figure 2. A simplified signal chain. — 그림 2. 단순화한 신호 체인

3. 및 4. 각 신호 체인 블록에 대한 등가 잡음 대역폭(ENB) 계산 및 모든 블록에 대한 신호 체인 출력에서 잡음 기여도 계산

이 섹션에서는 모든 블록의 등가 잡음 대역폭과 잡음 기여도를 각각 계산한다.

주요 식은 다음과 같다.

저항의 NSD는 다음의 식으로 찾을 수 있다.

Equation 3

등가 잡음 대역폭(ENB)은 구현된 필터와 동일한 통합 잡음 전력을 생성하는 브릭월 필터의 대역폭이다.³
신호 체인 블록에 대한 ENB는 다음과 같이 계산한다.
- 단극 시스템의 경우
- 2극 시스템의 경우
- 주의: 이 식은 이 ADC 입력 RC 필터와 ADC 샘플링 RC 네트워크에 의해 생성된 2극 필터의 조합에만 적합하다. 다른 필터 조합을 사용할 경우 다른 고려사항이 필요할 수 있다.

2극 이상 시스템의 경우 표 1을 참조한다. 잡음 대역폭 비율은 ENB를 계산하는 데 사용된다.³

표 1. 잡음 대역폭 비율 vs. 극
극의 수	잡음 대역폭 비율
1	1.57
2	1.22
3	1.16
4	1.13
5	1.11

다음 분석은 신호 필터에 수동 필터를 사용할 때 적용한다(그림 3 참조).

참고: 신호 필터에서 이 분석의 경우 Equation 7

이득 블록에서만 이득이 발생하기를 원하기 때문에 이는 드라이버 스테이지에서 이득을 피하기 위해 수행한다. 또한 그림 4에서 보듯이 Equation 8 이다.

이득 블록

이득 블록에서 발생하는 잡음은 필터 블록에 의해 필터링되며, 이는 ADC 드라이브 출력 RC 네트워크와 ADC 입력 샘플링 네트워크에 의해 생성된 필터보다 훨씬 낮은 대역폭을 갖는다.

- NSD 값은 이득 블록의 모든 잡음 소스를 고려하며, 데이터 시트에 제공된다.

Figure 3. Schematic sections for noise analysis. — 그림 3. 잡음 분석을 위한 회로도 섹션

Figure 4. Setting resistor values for noise analysis. — 그림 4. 잡음 분석을 위한 저항 값 설정

신호 필터의 경우

신호 필터 또는 안티앨리어싱 필터는 체인에서 다음에 오는 완전 차동 증폭기(FDA) 스테이지에서 1의 이득을 유지하도록 설계해야 한다. 이는 FDA 입력 저항을 2개의 동일한 저항(하나는 수동 신호 필터에 사용하고, 다른 하나는 FDA의 입력에 사용)으로 분할하는 것을 의미한다.

필터 저항(R_filter)에서 발생하는 잡음은 필터 자체에 의해 필터링되며, 이는 ADC 입력 RC 필터와 ADC 샘플링 RC에 의해 생성된 필터의 조합보다 훨씬 낮은 대역폭을 갖는다.

ADC 드라이버 증폭기 저항의 경우

증폭기 저항(그림 4에 강조 표시된 R_driver 및R_driver/2)에서 발생하는 잡음은 신호 체인의 다음 두 블록에 존재하는 필터 조합에 의해 필터링된다.
- 이 필터는 ADC 입력 RC 필터와 ADC 샘플링 RC로 구성된 2차 필터이다.

- 2는 차동 구조와 관련된다.
- 4는 잡음 이득과 관련된다.

- 2는 차동 구조와 관련된다.

이 식들은 다음과 같이 동일한 단계에서 결합된다.

드라이버 증폭기의 경우

증폭기 드라이버에서 발생하는 잡음은 ADC 입력 RC 필터와 ADC 샘플링 RC에 의해 생성된 필터 조합에 의해 필터링된다.
- 2차 필터

- 9는 증폭기 잡음 이득과 관련된다.

ADC 입력 RC 필터

ADC 입력 RC 필터 네트워크의 저항에서 발생하는 잡음은 ADC 입력 RC 필터와 ADC 샘플링 RC에 의해 생성된 필터 조합에 의해 필터링된다.
- 2차 필터

- 2는 차동 구조와 관련된다.

ADC

ADC에서 발생하는 잡음은 데이터 시트에서 직접 추가하고 계산할 수 있다.

– dBFS 단위의 풀스케일 진폭과 신호대 잡음비(SNR)는 데이터 시트에서 찾을 수 있다.

신호 체인의 잡음 계산

모든 잡음 기여도를 추가하려면 제곱평균제곱근 방법을 사용한다.

잡음 스펙트럼 밀도

잡음 스펙트럼 밀도(NSD)는 ADC 샘플링 주파수를 고려하여 계산할 수 있다.

핵심 주의 사항:

다른 부품의 NSD는 동일한 대역폭에서 측정한 경우에만 직접 추가할 수 있다.
신호 필터 저항 값의 선택은 신호 체인의 잡음 대비 전력 요구사항과 검사하는 대역폭에 대한 애플리케이션 요구사항에 따라 달라진다.

추가 I&V 잡음, 대역폭 및 전력 분석의 경우

Equation 27

Equation 28

요약 시트

표 2. 차동 신호 체인의 개별 잡음 소스
이득 블록
신호 필터
ADC 드라이버
ADC 입력 RC 필터
ADC

표 3. 그림 6의 예에서 다른 스테이지의 잡음 기여도
이득	Noise_{gain stage} LTC6373	Noise_{signal 필터}	Noise_{driver 증폭기 저항}	Noise_{driver amp} ADA4945	Noise_{ADC입력 RC 필터}	Noise_ADC LTC2387	Noise_total (RSS 기법)
0.25	8.30	2.27	61.9	47.6	7.99	45.9	91.3
0.5	10.5	2.27	61.9	47.6	7.99	45.9	91.6
1	14.8	2.27	61.9	47.6	7.99	45.9	92.2
2	19.3	2.27	61.9	47.6	7.99	45.9	93.0
4	30.1	2.27	61.9	47.6	7.99	45.9	95.8
8	53.3	2.27	61.9	47.6	7.99	45.9	105
16	101	2.27	61.9	47.6	7.99	45.9	136

*위의 측정값은 모두 µV rms이다.

결론

위의 단계를 수행하여 설계자는 선택한 신호 체인의 잡음 성능을 분석하고 계산할 수 있다. 분석은 신호 체인의 다양한 구성요소가 잡음 성능에 어떤 영향을 미치고, 이러한 영향을 어떻게 최소화할 수 있는지(저항 크기 변경, 구성요소 변경 또는 등가 잡음 대역폭 최소화 등)에 대한 유용한 통찰을 제공한다. 이에 따라 설계자는 신호 체인에서 관심있는 가장 작은 신호를 추출할 수 있는 제안을 만들어 시간과 비용을 절약할 수 있다.

부록

다른 구성

그림 7과 같이 수동 필터 대신 능동 필터를 사용하는 옵션이 있다.

신호 체인에 능동 또는 수동 필터를 사용할지 여부를 선택하는 것은 애플리케이션에 따라 다르다. 분석에 사용되는 능동 필터는 낮은 전류 소비와 낮은 잡음을 갖는다. 그러나 일부 애플리케이션에서는 능동 필터의 왜곡 성능이 주파수에서 그만큼 좋지 않기 때문에 적합하지 않을 수 있다.

능동 필터를 선택하는 경우 계산을 다음과 같이 변경해야 한다.

신호 필터의 경우

Equation 30

능동 필터:

- 2는 차동 구조와 관련된다.

R _filter는 1의 이득을 유지하기 위해 선택된다.

필터 증폭기의 경우

능동 필터 버전을 사용하는 경우, 능동 필터의 일부를 형성하는 필터 증폭기에서 잡음이 존재한다. 수동 필터 회로에서는 필터 증폭기가 사용되지 않으므로 이는 필요하지 않다.

ADC 드라이버 증폭기 저항의 경우

능동 필터:

- 2는 차동 구조와 관련된다.
- 참고: 능동 필터 회로에서 증폭기 드라이버의 잡음 이득은 1이다.

- 2는 차동 구조와 관련된다.
이들 식은 다음과 같이 결합된다.

드라이버 증폭기의 경우

능동 필터:

- 4는 증폭기 잡음 이득과 관련된다.

이는 사용되는 증폭기 드라이버에만 해당된다.

여기서 우리는 모든 잡음이 연산 증폭기의 양의 입력에 나타나는 단일 종단 등가 회로를 사용할 수 있다.

다른 모든 계산은 수정할 필요 없이 그대로 사용하면 된다.

Figure 7. Active filter configuration. — 그림 7. 능동 필터 구성

참고문헌

¹ Alan Walsh. “Voltage Reference Design for Precision Successive-Approximation ADCs.” Analog Dialogue, Vol. 47, No. 2, June 2013.

² Alan Walsh. “Front-End Amplifier and RC Filter Design for a Precision SAR Analog-to-Digital Converter.” Analog Dialogue, Vol. 46, No. 4, December 2012.

³ Tim J. Sobering. “Technote 1: Equivalent Noise Bandwidth.” Kansas State University. May 1991.

“ MT-048 Tutorial: Op Amp Noise Relationships: 1/f Noise, RMS Noise, and Equivalent Noise Bandwidth.” Analog Devices, Inc., 2009.

저자 소개

파스쿠알레 델리지아(Pasquale Delizia)는 2006년 이탈리아 바리 폴리테크닉 대학에서 전자공학 석사 학위를, 2010년 이탈리아 레체 대학에서 마이크로전자공학 박사 학위를 받았다. 2010년부터 아나로그디바이스의 정밀 컨버터 기술 그룹의 일원으로 정밀 컨버터 아키텍처를 담당하고 있다. 문의: pasquale.delizia@analog.com.

로즈 델라니(Rose Delaney)는 아일랜드 코크 대학 전기전자공학 학부생이다. 2021년에 아나로그디바이스 정밀 기술 그룹의 제품 애플리케이션 장기 인턴십에 참여했다.