システム性能を改善し、設計を簡素化する最新のDACとDACバッファ

多くの制御システムの中核にある D/A コンバータ(DAC)は、システムの性能と精度を決定するうえで重要な役割を果たします。この記事では、高精度の新しい 16 ビット DAC に着目し、トランスの性能に匹敵する高速相補電流出力 DAC の出力をバッファリングするためのアイデアをいくつかご紹介します。

オンチップのリファレンスの精度が向上

過酷な環境で稼働する電子システムは、精度と安定性を維持しつつ、極端に高い温度や極端に低い温度に耐えなければならないことがあります。そうしたシステムの中には、分解能が最高 16 ビットの DAC を複数個使用しなければならないものもあります。DAC では、出力電圧の精度は、最終的にはリファレンス電圧の精度によって決まります。そのため、従来は、温度が変化しても高い性能を維持しなければならない場合には、DAC が内蔵するリファレンスではなく、高精度のリファレンス IC を別途用意していました。しかし、高精度のクワッド DAC ファミリーが新たに登場したことから、その状況に変化が訪れるかもしれません。それらの IC は、温度ドリフトが小さく、システム用のリファレンスとしても十分に利用可能な電圧リファレンス回路を内蔵しているからです。

電圧リファレンスでは、負荷の変動、電源電圧のばらつき、温度の変化に依存することなく、出力電圧を一定に保つ必要があります。残念ながら、スタンドアロン型で性能の高い電圧リファレンスは、サイズが大きく、高価で、多くの電力を消費します。一方、オンチップのリファレンスは、多くの場合、性能が不十分です。

従来、システム設計者は、高精度の DAC と外部リファレンスを組み合わせるか、性能の低いオンチップのリファレンスで我慢するかという選択を強いられていました。そして、多くの場合、高精度の DAC と外部リファレンスの組み合わせを選択せざるを得ませんでした。オンチップのリファレンスは、温度に対する性能の変動が大きく、最大 TC(温度係数)の仕様を満たさないことが多いからです。そのため、設計者はシステムのリファレンスとしてオンチップのリファレンスを使用することはなかったのです。

しかし、「AD5686R」であれば、このような状況を一変させられる可能性があります。同 IC は、nanoDAC+TM シリーズのクワッド製品です。分解能は 16 ビットで、電圧出力に対応します。2.5 V 出力のリファレンス回路を内蔵しており、その温度ドリフトは最大で 5 ppm/℃(代表値は 2 ppm/℃)です。この性能は、スタンドアロン型のリファレンスと同等のレベルです。そのため、システムのリファレンスを、このオンチップのリファレンスに置き換えることができます。そうすれば、実装面積、コスト、消費電力が低減されます。5 ppm/℃ というドリフトの最大値を使えば、誤差を正確に算出することができます。AD5686R のオンチップ・リファレンスは、図 1 や図 2 のような性能を示します。図 1 は、5 つのサンプル・ロットから抽出した数百個の製品の温度係数を散布図として示したものです。図 2 は、9 個のデバイスを対象とし、-40℃ ~ 105℃における出力電圧を測定した結果です。

Figure 1
図 1. AD5686R の温度係数。
5 つのサンプル・ロットを対象として測定した結果です
Figure 2
図 2. AD5686R のリファレンス電圧。
9 個のサンプルを使用して温度依存性を測定した結果です

方法: 通常、電圧リファレンスの温度係数(TC)は、ボックス法によって求めます。これは、定められた温度範囲における最大の電圧変化を評価するというものです。TC の単位は ppm/℃ であり、次式で求められます。

Equation A

各変数の意味は以下のとおりです。

VREFmax : この温度範囲内で計測されたリファレンス出力の最大値
VREFmin : この温度範囲内で計測されたリファレンス出力の最小値
VREFnom : リファレンス出力電圧の公称値
TempRange : 仕様で規定された温度範囲(単位は℃)

温度係数は、製造時に製品を熱したり、出力電圧をトリミングしたりすることによって低減されます。それにより、温度に対する歪みが抑えられることを保証します。正確なマッチングを実現することにより、抵抗値の差がリファレンスの性能に影響しないことを保証するということです。結果として、±2 LSBという高い積分非直線性(INL)が実現されています。

AD5686R/AD5685R/AD5684R の概要

nanoDAC+ ファミリーには、AD5686R 以外にも、「AD5685R」や「AD5684R」があります。いずれも、消費電力が少なく、バッファ付きの電圧出力に対応するクワッド製品です。分解能は、AD5685R が 14 ビット、AD5684R が 12 ビットです。nanoDAC+ ファミリーの製品は、精度が高く小型で使いやすい DAC に対するニーズの高まりを受けて開発されました。これらの製品は、デフォルトでイネーブルになる 2.5 V出力のリファレンスを内蔵しており、その温度ドリフトはわずか 2 ppm/℃ です。各 DAC のフルスケール出力は、ゲイン設定用のピンを使って 2.5 V(ゲインは 1)または 5 V(ゲインは 2)に設定できます。2.7V ~ 5.5 Vの単電源で動作し、最大ゲイン誤差は 0.1 %、最大オフセット誤差は 2 mV で、単調性も保証されています。パッケージは 3 mm × 3 mm の LFCSP または TSSOPです。4 kV の ESD 耐性は、各製品の堅牢性を象徴する特性です。DAC に対する入力は、1.8 V の SPI(Serial Peripheral Interface)互換インターフェースを介してプログラムされます。また、各製品はパワーオン・リセット回路を内蔵しています。これにより、DAC がパワーアップする際、有効な書き込みが行われるまで、出力電圧は 0 V に維持されます。リセット・ピンを使えば、非同期でリセットをかけることも可能です。オンチップのリファレンス回路が生成する電圧は、リファレンス出力ピンから出力されます。その出力を、システムの外部リファレンスとして使うことができます。さらに、デイジーチェーン機能を使えば、システムのチャンネル数を増やすことが可能です。なお、nanoDAC+ ファミリーには、外部リファレンスを使用するタイプの製品として「AD5686」、「AD5685」、「AD5684」も用意されています。これらをリファレンス内蔵品と併用すれば、1 つのリファレンスを全くのチャンネルで共有できます。つまり、図 3 のようにマルチチャンネル・システムを構成できるということです。そうすれば、コストを最小限に抑えられます。

Figure 3
図 3 . AD5686RとAD5686で構成したシステムの一部。
各DACはBlackfin DSP によって制御します

低ノイズ、高速セトリング、直線性改善を実現する
電圧スイッチング型 16 ビット DAC

抵抗ラダー乗算型 D/A コンバータは、およそ 40 年前に発売されて一世を風靡した 10 ビット CMOS「AD7520」をベースにしたものです。当初は、反転オペアンプとともに使用し、アンプの加算点(IOUTA)を都合の良い仮想グラウンドにすることができました(図 4)。

Figure 4
図 4 . CMOS 乗算型 D/A コンバータのアーキテクチャ

しかし、オペアンプを電圧バッファとして使用することで、いくつか制限はありますが、非反転電圧出力を提供する電圧スイッチング型構成とすることもできます(図5)。この場合、リファレンス電圧(VIN)が IOUT に印加され、出力電圧(VOUT)は VREF から取り出せます。この目的のために最適化された 12 ビットデバイスがほどなく発売されました。 

Figure 5
図 5 . 乗算型 D/A コンバータ
(電圧スイッチング・モード)

現在までの経緯: 単電源システムが一般的になるにつれて、設計者は、消費電力を抑制しながら、もっと高い電圧で実現する性能レベルを維持するという課題に直面しています。このモードで使用できる 16 ビットまでの高分解能を持つデバイスのニーズが高まっています。

乗算型 D/A コンバータを電圧スイッチング・モードで使用する場合の明らかな利点は、信号反転がないため、正のリファレンス電圧で正の出力電圧が得られることにあります。しかし、このモードで R - 2 R ラダー・アーキテクチャを使用する場合、弱点もあります。R-2R ラダーと直列に使用するN チャンネル・スイッチの非直線性抵抗によって、同じDAC をカレント・ステアリング型モードで使用する場合に比べて、積分非直線性(INL)が悪くなります。

電圧スイッチングの長所を生かしながら乗算型 D/A コンバータの制限を克服するために、「AD5541A」(図 6)などの新しい高分解能 DAC が開発されました。部分的にセグメント化された R-2R ラダー・ネットワークと相補型スイッチにより、AD5541A は、11.8 nV/√Hz のノイズ、1 μs のセトリング時間に加えて、-40℃ ~ +125℃の仕様規定された温度範囲の全域で調整なしに 16 ビットで ±1LSB の精度を実現します。

Figure 6
図 6 . AD5541A のアーキテクチャ

性能の特長

セトリング時間: 図 7 と図 8 は、電圧モードでの乗算型 D/A コンバータと AD5541A とのセトリング時間を比較しています。出力の容量性負荷を最小限に抑えた場合、AD5541A のセトリング時間はおよそ 1 μs です。

Figure 7
図 7 .  乗算型 D/A コンバータのセトリング時間
Figure 8
図 8 . AD5541A のセトリング時間

ノイズ・スペクトル密度: 表 1 は、AD5541A と乗算型D/A コンバータのノイズ・スペクトル密度を比較しています。AD5541A は、10kHz で若干良好な性能を示し、1kHzではるかに優れた性能を示します。

表 1. AD5541A と乗算型 D/A コンバータのノイズ・スペクトル密度
DAC
NSD @ 10 kHz (nV/√Hz)
NSD @ 1 kHz (nV/√Hz)
AD5541A
12 12
MDAC
30 140

積分非直線性(INL): 積分非直線性は、ゲイン誤差とオフセット誤差を除去した後の DAC の実際の出力の理想的な出力に対する最大偏差を表します。R-2R ネットワークと直列に使用するスイッチは、INL に影響を与えることがあります。乗算型 D/A コンバータは、一般に NMOS スイッチを使用します。電圧スイッチング・モードで使用する場合、NMOS スイッチのソースをリファレンス電圧に接続し、ドレインをラダーに接続し、内部ロジックでゲートを駆動します(図 9)。

Figure 9
図 9. 乗算型 D/A コンバータのスイッチ

NMOS デバイスに電流が流れるには、VGS が閾値電圧(VT)を上回る必要があります。電圧スイッチング・モードでは、VGS = VLOGIC - VIN が VT = 0.7V を上回る必要があります。

乗算型 D/A コンバータの R-2R ラダーは、電流を各脚に均一に分割するように設計されています。そのためには、各脚の上部から見て、グラウンドに対する全抵抗を全く同じにする必要があります。このため、各スイッチのサイズをそのオン抵抗に比例するように、スイッチのスケーリングを行います。脚の抵抗が変化した場合、その脚を流れる電流も変化して直線性誤差が発生します。VINは、スイッチをシャットオフするほど大きくすることはできませんが、スイッチ抵抗を低く抑えるだけの大きさは必要です。VIN の変化は VGS に影響を与えるため、次式に示すように、オン抵抗に非直線性の変化が生じます。

Equation B

オン抵抗がこのように変化すると、電流のバランスが失われ、直線性に悪影響を与えます。したがって、乗算型D/A コンバータの電源電圧を大幅に減らすことはできません。逆に、リファレンス電圧が 1 V 以上 AGND を上回らないようにすれば直線性を維持できます。5 V 電源の場合、図 10 と図 11 に示すように、1.25 V リファレンスから 2.5 V リファレンスに移動すると直線性の劣化が始まります。図 12 に示すように、電源電圧が 3 V まで低下すると、直線性は完全に失われます。

Figure 10
図 10 . IOUT 乗算型 D/A コンバータの INL
(反転モード、VDD = 5 V、VREF = 1.25V)
Figure 11
図 11 .  IOUT 乗算型 D/A コンバータの INL
(反転モード、VDD = 5 V 、VREF = 2.5V )
Figure 12
図 12 . 乗算型 D/A コンバータの INL
(反転モード、VDD = 3V、VREF = 2.5V )

この影響を最小限に抑えるために、図 13 に示すように、AD5541A は相補型 NMOS/PMOS スイッチを使用します。これにより、スイッチの合計オン抵抗は、NMOS スイッチと PMOS スイッチの抵抗が並列に寄与します。前述のように、NMOS スイッチのゲート電圧は内部ロジックによって制御されています。内部生成された電圧 VGNは、NMOS と PMOS のオン抵抗がバランスするように最適なゲート電圧を設定します。スイッチはコードに応じたサイズになるため、オン抵抗もコードに応じて変化します。このように、電流をスケーリングして精度を維持します。リファレンス入力から見たインピーダンスはコードとともに変化するため、リファレンス入力は低インピーダンス源から駆動する必要があります。

Figure 13
図 13 . 相補型 NMOS/PMOS スイッチ

図 14 と図 15 は、5 V リファレンスと 2.5 V リファレンスによる AD5541A の INL 性能を示します。

Figure 14
図 14. AD5541A の INL
(VDD = 5.5 V、VREF = 5 V)
Figure 15
図 15 . AD5541A の INL
(VDD = 5.5V、VREF = 2.5V )

図 16 と図 17 から、広範囲のリファレンス電圧と電源電圧において直線性がほとんど変化しないことがわかります。DNL の特性も INL の特性と似ています。AD5541Aの直線性は、温度と電源電圧に対して規定されています。対応できるリファレンス電圧の範囲は、2.5 V から電源電圧までになります。

Figure 16
図 16. AD5541A の INL と電源電圧の関係
Figure 17
図 17. AD5541A の INL とリファレンス電圧の関係

AD5541Aの詳細

シリアル入力、単電源、電圧出力の nanoDAC+ D/A コンバータ「AD5541A 」は、±0.5 LSB(typ)の積分および微分非直線性で 16 ビットの分解能を提供します。このデバイスは、電圧スイッチング・モードで乗算型 D/Aコンバータを使用するアプリケーションに最適です。広範囲の温度と電源電圧で高い性能を発揮し、優れた直線性を実現し、高精度の DC 性能と高速セトリングが要求される 3 V ~ 5 V のシステムに使用できます。2 V から電源電圧までの外部リファレンス電圧を使用すれば、バッファなしの電圧出力で 60 kΩ 負荷を 0 V から VREF まで駆動できます。このデバイスは、1/2 LSBまで 1 μs のセトリング時間、11.8 nV/√Hz のノイズ、低グリッチを特長とし、医用、航空宇宙用、通信用、工業用の多種多様なアプリケーションに最適です。低消費電力で SPI 互換の 3 線式シリアル・インターフェースは、最大 50 MHzでクロック駆動することができます。2.7 V ~ 5.5 V の単電源で動作する AD5541A の消費電流は、わずか 125μA です。8 ピンと 10 ピンの LFCSP および 10 ピンのMSOP パッケージを採用し、-40℃ ~ +125℃で仕様規定され、1000 個受注時の単価は 6.25 ドルからです(米国における販売価格)。

高速電流出力 DAC バッファ

高速電流出力 DAC の相補出力をシングルエンド電圧出力に変換する場合、トランスを選択することが一番と考えられていますが、これはノイズや消費電力を増加させないためです。トランスは、高周波信号での動作は良いのですが、計測用および医用アプリケーションの多くで求められる低周波信号を処理することができません。これらのアプリケーションは、相補電流をシングルエンド電圧に変換するために、低消費電力、低歪み、低ノイズの高速アンプを必要とします。ここでご紹介する 3 つの回路は、DAC からの相補出力電流を受け入れ、シングルエンド出力電圧を提供するものです。このうち最後の2 つの回路の歪みを、トランスを使用するソリューションと比較します。

ディファレンス・アンプ : 最初の回路(図 18)では、差動/シングルエンド・アンプ「AD8129」と「AD8130 」(図 19)を使用しています。これらのアンプは、高周波数できわめて高い同相除去を特徴としています。AD8129は 10 以上のゲインで安定しているのに対し、AD8130 はユニティ・ゲインで安定します。これらのゲインはユーザ調整可能であり、2 本の抵抗(RF と RG)の比によって設定できます。ゲイン設定にかかわらず、AD8129 とAD8130の 1 番ピンと 8 番ピンには非常に高い入力インピーダンスを持ちます。リファレンス電圧(VREF、4 番ピン)を使用すれば、差動入力電圧と同じゲインによって乗算されたバイアス電圧を設定することができます。

Figure 1
図 18 . AD8129 / AD8130 ディファレンス・アンプ
Figure 2
図 19 . AD8129 / AD8130 を使用する DAC バッファ

式 1 と式 2 は、アンプの出力電圧と DAC の相補出力電流の関係を示しています。終端抵抗(RT)によって電流/電圧変換を実行し、RF と RG の比でゲインが決定します。式 2 で VREF は 0 に設定しています。

Equation 1
(1)
Equation 2
(2)

図 19 では、この回路に高速、低消費電力、14 ビットのクワッド DAC を使用し、相補電流出力段で速度を高め、低消費電力 DAC の歪みを低減します。

図 20、2 種類の電源電圧値において RF = 2 kΩ、RG =221 Ω、RT = 100 Ω、VO = 8 V p-p の DAC と AD8129を用いた場合のこの回路のスプリアスフリー・ダイナミック・レンジ(SFDR)と周波数の関係を示しています。ここで AD8129 を選択したのは、出力信号が大きく、G =10 で安定しており、AD8130 に比べて高いゲイン帯域幅積があるためです。SFDR は、いずれの場合も 10 MHzまでは一般に 55 dB よりも低く、低電源電圧においては約 3 dB 以上も改善します。

Figure 3
図 20 . DAC と AD8129 の歪み(VO = 8 Vp-p)

ユニティ・ゲインでのオペアンプ : 2 番目の回路(図 21)は、2 本の RT 抵抗と高速アンプを使用します。このアンプは、RT を介して、相補電流(I1 と I2)をシングルエンド出力電圧(VO)に変換するだけです。この簡単な回路では、アンプをゲイン・ブロックとして使用する信号増幅はできません。

Figure 4
図 21. オペアンプを使用する簡単な差動/シングルエンド・コンバータ

式 3 は、VO と DAC 出力電流の関係を示しています。歪みデータは、RT と 5 pF のコンデンサを並列に接続して測定されました。

Equation 3
(3)

この回路の性能を実証するため、RT = 125 Ω(および安定性とローパス・フィルタ処理のために CT = CF = 5pF を RT と並列接続)で、DAC とオペアンプ(ADA4857 および ADA4817 ) をペアにしました。シングルのADA4857-1 とデュアルの ADA4857-2 は、低歪み、低ノイズ、高スルーレートの特性を備えた、ユニティゲイン安定な高速電圧帰還型アンプです。この回路は、超音波、ATE、アクティブ・フィルタ、ADC ドライバなど、さまざまなアプリケーションに最適なソリューションであり、850 MHz の帯域幅、2800 V/μs のスルーレート、0.1% まで 10 ns のセトリング時間を特長とし、しかも 5 mAの無信号時消費電流で動作します。広い電源電圧範囲(5V ~ 10 V)を持つ ADA4857-1 と ADA4857-2 は、広いダイナミック・レンジ、高精度、高速性、低消費電力を必要とするシステムに最適です。

シングルの ADA4817-1 とデュアルの ADA4817-2 FastFET™ アンプは、FET 入力を備えた、ユニティ・ゲイン安定で超高速の電圧帰還型オペアンプです。これらのアンプは、アナログ・デバイセズ独自の超高速相補型バイポーラ(XFCB)プロセスで開発されており、超低ノイズ(4 nV/√Hz および 2.5 fA/√Hz)ときわめて高い入力インピーダンスを実現します。1.3 pF の入力容量、2mV の最大オフセット電圧、低消費電力(19 mA)、広い-3 dB 帯域幅(1050 MHz)を備えているため、データ・アクイジションのフロントエンド、フォトダイオード・プリアンプ、その他のワイドバンド・トランスインピーダンス・アプリケーションに最適です。5 V ~ 10 V の電源電圧範囲で単電源または両電源で動作可能であり、アクティブ・フィルタリング、ADC 駆動、DAC バッファリングなど、さまざまなアプリケーションで動作するように設計されています。

図 22 は、VO = 500 mV p-p での周波数に対する歪みをトランスを使用する回路と比較しています。高周波数ではアンプのゲインの減少により、トランスはアンプよりも歪みが小さいのですが、低周波数では歪みがアンプより悪化します。ここでは、限られたレンジでほぼ 90 dBの SFDR を達成でき、10 MHz まで 70 dB 未満です。

Figure 5
図 22 . DAC 、ADA4857、ADA4817 の歪み
(VO = 500 mV p-p 、RL = 1kΩ)

ゲインのあるオペアンプ:  3 番目の回路(図 23)も同じ高速オペアンプを使用しますが、アンプを DAC から切り離す抵抗ネットワークが組み込まれているため、ゲイン設定が可能であり、2 つのリファレンス電圧(VREF1 とVREF2)のどちらかを使用して出力バイアス電圧を調整できる柔軟性があります。

Figure 6
図 23 . ゲインとバイアス機能による差動/ シングルエンド

式 4 は、VREF1 = VREF2 = 0 での DAC 出力電流とアンプ出力電圧の関係を表しています。DAC から見てアンプ・ネットワークの入力インピーダンスをマッチングさせるには、アンプの特性を考慮に入れて 2 本の終端抵抗(RT1 RT2)を個別に設定する必要があります。

Equation 4
(4)

図 24 は、この構成でのアンプの歪みとトランス回路の歪みを比較したものです。RT1 = 143 Ω、RT2 = 200 Ω、RF= RG = 499 Ω、CF = 5 pF(安定性と高周波フィルタリングのため)、RL = 1 kΩです。ここで、ADA4817 の性能は、高周波数においてトランスの性能に匹敵し、最大 70 MHz まで -70 dBc を下回る優れた SFDR を維持します。いずれのオペアンプも、トランスに比べて優れた低周波忠実度を維持します。

Figure 7
図 24 . DAC、ADA4817、ADA4857 の歪み
(VO = 500 mV p-p)

この記事では、低歪み、低ノイズの高速アンプを DACバッファとして使用することによって得られるいくつかの利点を、トランスを使用した場合の性能と比較して示しました。また、2 つの異なるアンプ・アーキテクチャを使用して 3 種類のアプリケーション回路を比較し、DACと AD8129、ADA4857-1/ADA4857-2、ADA4817-1/ADA4817-2 の各アンプによる測定データを示しました。このデータは、1 MHz 未満の周波数においてアンプがトランスを上回り、最大 80 MHz までトランスの性能にほぼ一致することを示しています。消費電力と歪みのトレードオフを考慮する時、アンプは重要な選択肢となります。

著者

Padraic-OReilly

Padraic OReilly

Padraic O’Reilly is an applications engineer in the Precision Digital-to-Analog Converters Group. He has worked at ADI since graduating with a BEng in electronic engineering from the University of Limerick in 2007.

Charly-El-Khoury

Charly El-Khoury

Charly El-Khouryは、高速アンプ・グループのアプリケーション・エンジニアです。2006年に米国のウースター・ポリテクニック・インスティテュート(WPI)でECEの修士号を取得し、同大を卒業して以来アナログ・デバイセズに勤務しています。