

ブートストラップによるオペアンプ動作範囲の拡大

著者：Brian Beucler

要約

市販のオペアンプが特定のアプリケーションに必要な信号振幅範囲を提供できない場合、エンジニアは高電圧オペアンプを使用するか、ディスクリート・ソリューションを設計する必要に迫られます。いずれの選択肢も、問題を解決する上でコストがかかる可能性があります。第3の選択肢であるブートストラップは、多くのアプリケーションにとってこうしたアプローチに代わる安価な手段です。ブートストラップされた電源回路は、非常に動的な性能を要求されるアプリケーションを除き、あらゆるアプリケーションで設計を大幅に容易にします。

ブートストラップ・アンプのアプリケーションにおける様々な考慮事項を扱った優れた技術記事、“*Bootstrapping your op amp yields wide voltage swings*” (Grayson King および Tim Watkins 著、EDN Magazine 1999年5月13日号) を一読することをお勧めします。

ブートストラップの概要

従来のオペアンプでは、入力電圧が電源レール内にある必要があります。入力信号が電源電圧を超えることがある場合、大きな入力は、抵抗で減衰させることによって電源範囲内のレベルまで低下させることができます。しかし、このようにすると入力インピーダンス、ノイズ、ドリフトに悪影響を及ぼすため、理想的とは言えません。その同じ電源レールによってアンプの出力が制限され、出力が飽和状態にならないようにクロードループ・ゲインの大きさが制限されます。

したがって、入力や出力で大きな信号変化に対応しなければならない場合、広い電源レールと、それらのレールで動作するアンプが必要になります。アナログ・デバイセズの 220V ADHV4702-1 はそうした状況に最適ですが、低電圧オペアンプにブートストラップを適用してもアプリケーションの条件を満たすことができます。ブートストラップを行うかどうかの決定は、主に動的条件と電源の制約に依存します。

ブートストラップは、適応型のデュアル電源を生成し、その正と負の電圧はグラウンドではなく出力信号の瞬時値を基準とします。これは、フライング・レール構成と呼ばれることもあります。この構成では、電源はオペアンプの出力電圧 (V_{OUT}) に応じて上下に移動します。したがって、 V_{OUT} は常に電源電圧の中央にあり、電源電圧はグラウンドを基準にして動くことができます。このような適応型デュアル電源は、ブートストラップを使用すると非常に容易に実装できます。

実際には、ブートストラップはいくつかの基準を満たす必要があります。些細なものもありますが、特に厄介なものはありません。最も基本的な基準は以下のとおりです。

- 出力に過度の負荷をかけない。
- 応答がオペアンプのスルー・レートよりも遅くならないようにする。
- 必要な電圧レベルとそれに伴う消費電力に対応する必要がある。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

©2019 Analog Devices, Inc. All rights reserved.

アナログ・デバイセズ株式会社

本社 / 〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F
電話 03 (5402) 8200
大阪営業所 / 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F
電話 06 (6350) 6868
名古屋営業所 / 〒451-6038 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F
電話 052 (569) 6300

目次

要約.....	1	性能.....	4
ブートストラップの概要.....	1	高速でのトレードオフ.....	5
改訂履歴.....	2	まとめ.....	5
動作原理.....	3	参考資料.....	5
ADHV4702-1を使用したレンジ・エクステンダ設計上の考慮 事項.....	3		

改訂履歴

11/2018—Revision 0: Initial Version

動作原理

フライング・レールの概念は、正と負の電源レールを絶えず調整して、それらの電圧が常に出力電圧に対して対称になるようにするというものです。こうすると、出力は常に電源範囲内に収まります。

回路アーキテクチャは、ディスクリート・トランジスタの相補ペアと抵抗のバイアス回路から成ります。NPN エミッタ（または N チャンネル MOSFET のソース端子）は V_{CC} を供給し、PNP エミッタ（または P チャンネル MOSFET のソース端子）は V_{EE} として機能します。トランジスタは、所望の電源電圧がアンプの $+V_s$ ピンと $-V_s$ ピンに現れるようにバイアスされ、これらの電圧は抵抗分圧器を介して高電圧電源から供給されます。簡略化した高電圧フォロワの回路図を図 1 に示します。




図 1. 簡略化した高電圧フォロワ回路図

理論的には、ブートストラップはどのようなオペアンプに対しても任意の高い信号コンプライアンスを提供できます。実際には、オペアンプのスルー・レートによって電源が動的信号に 응답できる速度が制限されるため、電源のスケーリングが大きいほど動的性能が低下します。最大電源電圧定格またはそれに近い電圧でアンプを動作させると、電源ピンが動的信号に追いつくために変動しなければならない範囲が最小になります。オペアンプを最大電源電圧定格近くで動作させると、ノイズ・ゲインなどの他の誤差源も減少します（EDN Magazine 1999 年 5 月 13 日号の“Bootstrapping your op amp yields wide voltage swings”を参照）。

電源の変動幅を大きく（または非常に高速に）する必要のない低周波および DC アプリケーションは、ブートストラップの最良の候補です。そのため、高電圧アンプの方が動的に等価な低電圧アンプよりも優れた動的性能を発揮します。特に、どちらもそれぞれの最大動作電源電圧にバイアスし、同じ信号範囲でブートストラップした場合に、それが言えます。ブートストラップは DC 性能にも影響するため、DC 精度と高電圧の双方に最適化されたオペアンプが、ブートストラップ構成で達成可能な DC 性能と AC 性能の最適な組み合わせを提供します。

ADHV4702-1 を使用したレンジ・エクステンダ設計上の考慮事項

ADHV4702-1 は高精度の 220V オペアンプです。このデバイスにより、従来の低電圧オペアンプをブートストラップする必要がなくなり、220V 未満の信号範囲における高電圧設計を簡素化できます。アプリケーションがより高い電圧を必要とする場合には、ブートストラップ手法を容易に適用でき、回路の動作範囲を 2 倍以上増やすことができます。ADHV4702-1 を使用した 500V アンプの設計例を以下に示します。

電圧範囲

先述のように、エクステンダ回路のレンジは理論的には無制限ですが、実際には以下のような制限があります。

- 電源の電圧／電流定格
- 抵抗と電界効果トランジスタ（FET）での消費電力
- FET ブレークダウン電圧

DC バイアス・レベル

まず、アンプに供給する電源電圧について考えます。仕様規定されているデバイス動作電源範囲内であれば、すべて動作します。ただし、消費電力は、選択した動作電圧に基づいてアンプと FET の間で配分されます。ある所定の供給源の電源電圧に対して、オペアンプの電源電圧が低いほど FET のドレイン-ソース間電圧 (V_{DS}) が高くなり、それに応じて電力消費も配分されます。デバイスでの電力消費による熱が最適に処理されるように、オペアンプの電源電圧を選択します。

次に、次式を使用して、供給源の電源電圧 (V_{RAW}) をアンプで必要とされる電源電圧 (V_{AMP}) まで低下させるのに必要な分圧比を計算します。

$$V_{RAW}/V_{AMP} = (R_{TOP} + R_{BOT})/R_{BOT}$$

ここで、 R_{TOP} は上側の抵抗、 R_{BOT} は下側の抵抗です。

以下の例では、公称オペアンプの電源電圧が $\pm 100V$ であるとし、 $\pm 250V$ の振幅範囲が必要なアプリケーションの場合は、次式でアプリケーションを計算します。

$$\text{分圧比} = 250V/100V = 2.5, \text{あるいは} 2.5:1$$

次に、この分圧比に最も近い入手容易な標準値抵抗を使って抵抗分圧器を設計します。取り扱う高電圧によっては、抵抗で予想以上の電力消費になることに留意してください。

静止消費電力

選択した抵抗値には、静止消費電力に対応可能な抵抗のサイズを選択することが重要です。逆に、抵抗の物理的サイズに制限がある場合は、放熱を定格内に抑えるようにそれらの値を選択します。

この例では、 R_{TOP} は150Vに達し、 R_{BOT} は100Vに達します。1/2ワット定格のサイズ2512の抵抗を使用する場合、設計では各抵抗の消費電力(V^2/R)を0.5W未満に制限する必要があります。各抵抗の最小値は以下のように計算します。

$$R_{TOP} = (150V)^2 / 0.5W = 45k\Omega \text{ 最小}$$

$$R_{BOT} = (100V)^2 / 0.5W = 20k\Omega \text{ 最小}$$

値が大きい方の抵抗(45k Ω)を消費電力の制限要因とすると、静止消費電力の制限内で2.5:1の分圧器を生成するための R_{BOT} 値は次のようになります。

$$R_{BOT} = R_{TOP} / 1.5 = 30k\Omega$$

この場合、消費電力は $(100V)^2 / 30k\Omega = 0.33W$ になります。

瞬時消費電力

抵抗の瞬時電圧がアンプの出力電圧と電源電圧に依存することを考慮すると、この例では各分圧器の両端の電圧は瞬間的に最大350V($V_{CC} = 250V$ および $V_{OUT} = -100V$)になる可能性があります。出力波形が正弦波の場合は、 V_{CC} と V_{EE} の双方の分圧器で平均消費電力は同じですが、平均出力がゼロ以外の場合は、一方の分圧器の消費電力が他方の消費電力よりも大きくなります。フルスケールのDC出力(または方形波)の場合、瞬時電力が最大電力です。

この例では、瞬時電力を0.5W未満に抑えるために、各分圧器の2つの抵抗(R_{SUM})の合計が以下の値を下回らないようにする必要があります。

$$R_{SUM} = (350V)^2 / 0.5W = 245k\Omega$$

1.5:1の抵抗比(2.5:1の分圧器)の場合、個々の抵抗の最小値は以下のようになります。

- $R_{TOP} = 147k\Omega$
- $R_{BOT} = 98k\Omega$

FETの選択

主に、最も厳しいバイアス条件に耐えるのに必要なブレイクダウン電圧によって、FETの選択が決まります。これは、1つのFETが最大 V_{DS} になり、もう1つのFETが最小 V_{DS} になって、出力が飽和する場合です。前の例では、最大の絶対 V_{DS} は約300Vです。これは、供給源の総電源電圧(500V)からアンプの総電源電圧(200V)を差し引いた値です。したがって、FETはブレイクダウンせずに少なくとも300Vに耐える必要があります。

最も厳しい条件での V_{DS} と動作電流に対する消費電力を計算する必要があります。更に、この電力レベルで動作するように仕様規定されているFETを選択する必要があります。

次に、FETのゲート容量を考慮します。これは、バイアス抵抗と組み合わせられてローパス・フィルタを形成します。ブレイクダウンが高いFETほどゲート容量が高くなる傾向があり、またバイアス抵抗が100k Ω になる傾向があるので、ゲート容量がそれほど大きくなくても、回路の速度がかなり低下してしまいます。メーカーのデータシートからゲート容量値を得て、 R_{TOP} と R_{BOT} を並列に組み合わせたときに形成されるポール周波数を計算します。

バイアス回路の周波数応答は、入力信号と出力信号のいずれよりも高速を維持しなければなりません。そうでなければ、アンプの出力がそれ自身の電源電圧を超過してしまふことがあります。

す。入力はアンプの電源電圧レール外の瞬間的な逸脱によって損傷を受けることがある一方、出力は瞬間的な飽和またはスルー・レートの制限により歪みを生じるおそれがあります。これらの条件のいずれによっても、負帰還が一時的に失われ、予期しない過渡的な振る舞いをするすることがあり、オペアンプのアーキテクチャによっては相反転によるラッチアップを引き起こすことさえあります。

性能

DC直線性

図2は、 $\pm 140V$ 電源でゲインが20のときの、入力電圧とゲイン誤差の関係(DC直線性)を示しています。




図2. ゲイン誤差と入力電圧の関係

スルー・レート

図3は、 $\pm 140V$ 電源でゲインが20のときの、20.22V/ μs で測定されたスルー・レートを示しています。




図3. スルー・レート

高速でのトレードオフ

電力

先述のように、動作電圧が高いほど、ブレイクダウンの高い FET（それに応じて高いゲート容量）と大きな抵抗値が必要になります。大きな抵抗値と容量値の双方が帯域幅の減少に寄与しますが、調整には抵抗値しか使用できません。抵抗値を小さくすると帯域幅が広がりますが、消費電力が大きくなります。

スペース

値が小さく電力が大きい抵抗ほどサイズが大きくなり、広い基板スペースを必要とします。

R_{BOT} の両端に容量性のリード補償を追加すると、回路の周波数応答が改善されます。この容量は R_{BOT} および R_{TOP} 抵抗と組み合わせられてゼロを形成し、FET のゲート容量によって形成されるポールを打ち消します。ポールとゼロの相殺により、高い値の抵抗を選択することが可能になり、DC 電力消費も減少します。

まとめ

高電圧を必要としながら代表的な高電圧オペアンプでは経済的でないようなアプリケーションでは、しばしば従来のオペアンプをブートストラップして使用します。ブートストラップには利点と欠点があります。代替手段として ADHV4702-1 を使用すると、ブートストラップを必要とせずに、最大 220V までの高精度かつ高性能なソリューションを実現できます。一方、信号範囲条件が 220V を超える場合は、このデバイスをブートストラップすると、公称信号範囲の 2 倍以上に対応すると共に、ブートストラップを適用した低電圧アンプよりも高い性能を提供します。

参考資料

King, Grayson および Watkins, Tim 著。"Bootstrapping your op amp yields wide voltage swings"、EDN Magazin 1999 年 5 月 13 日号

Wikipedia、"Bootstrapping"、2018 年 9 月 1 日。