AN-1593: ブートストラップによるオペアンプ動作範囲の拡大

PDFをダウンロード

要約

市販のオペアンプが特定のアプリケーションに必要な信号振幅範囲を提供できない場合、エンジニアは高電圧オペアンプを使用するか、ディスクリート・ソリューションを設計する必要に迫られます。いずれの選択肢も、問題を解決する上でコストがかかる可能性があります。第3 の選択肢であるブートストラップは、多くのアプリケーションにとってこうしたアプローチに代わる安価な手段です。ブートストラップされた電源回路は、非常に動的な性能を要求されるアプリケーションを除き、あらゆるアプリケーションで設計を大幅に容易にします。

ブートストラップ・アンプのアプリケーションにおける様々な考慮事項を扱った優れた技術記事、“Bootstrapping your op amp yields wide voltage swings”（Grayson King およびTim Watkins 著、EDN Magazine 1999 年5 月13 日号）を一読することをお勧めします。

ブートストラップの概要

従来のオペアンプでは、入力電圧が電源レール内にある必要があります。入力信号が電源電圧を超えることがある場合、大きな入力は、抵抗で減衰させることによって電源範囲内のレベルまで低下させることができます。しかし、このようにすると入力インピーダンス、ノイズ、ドリフトに悪影響を及ぼすため、理想的とは言えません。その同じ電源レールによってアンプの出力が制限され、出力が飽和状態にならないようにクローズドループ・ゲインの大きさが制限されます。

したがって、入力や出力で大きな信号変化に対応しなければならない場合、広い電源レールと、それらのレールで動作するアンプが必要になります。アナログ・デバイセズの220V ADHV4702-1 はそうした状況に最適ですが、低電圧オペアンプにブートストラップを適用してもアプリケーションの条件を満たすことができます。ブートストラップを行うかどうかの決定は、主に動的条件と電源の制約に依存します。

ブートストラップは、適応型のデュアル電源を生成し、その正と負の電圧はグラウンドではなく出力信号の瞬時値を基準とします。これは、フライング・レール構成と呼ばれることもあります。この構成では、電源はオペアンプの出力電圧（VOUT）に応じて上下に移動します。したがって、VOUT は常に電源電圧の中央にあり、電源電圧はグラウンドを基準にして動くことができます。このような適応型デュアル電源は、ブートストラップを使用すると非常に容易に実装できます。

実際には、ブートストラップはいくつかの基準を満たす必要があります。些細なものはありますが、特に厄介なものはありません。最も基本的な基準は以下のとおりです。

  • 出力に過度の負荷をかけない。
  • 応答がオペアンプのスルー・レートよりも遅くならないようにする。
  • 必要な電圧レベルとそれに伴う消費電力に対応する必要がある。

動作原理

フライング・レールの概念は、正と負の電源レールを絶えず調整して、それらの電圧が常に出力電圧に対して対称になるようにするというものです。こうすると、出力は常に電源範囲内に収まります。

回路アーキテクチャは、ディスクリート・トランジスタの相補ペアと抵抗のバイアス回路から成ります。NPN エミッタ（またはN チャンネルMOSFET のソース端子）はVCC を供給し、PNPエミッタ（またはP チャンネルMOSFET のソース端子）はVEEとして機能します。トランジスタは、所望の電源電圧がアンプの+VS ピンと-VS ピンに現れるようにバイアスされ、これらの電圧は抵抗分圧器を介して高電圧電源から供給されます。簡略化した高電圧フォロワの回路図を図1 に示します。

図1. 簡略化した高電圧フォロワ回路図
図1. 簡略化した高電圧フォロワ回路図

理論的には、ブートストラップはどのようなオペアンプに対しても任意の高い信号コンプライアンスを提供できます。実際には、オペアンプのスルー・レートによって電源が動的信号に応答できる速度が制限されるため、電源のスケーリングが大きいほど動的性能が低下します。最大電源電圧定格またはそれに近い電圧でアンプを動作させると、電源ピンが動的信号に追いつくために変動しなければならない範囲が最小になります。オペアンプを最大電源電圧定格近くで動作させると、ノイズ・ゲインなどの他の誤差源も減少します（EDN Magazine 1999 年5 月13日号の“Bootstrapping your op amp yields wide voltage swings”を参照）。

電源の変動幅を大きく（または非常に高速に）する必要のない低周波およびDC アプリケーションは、ブートストラップの最良の候補です。そのため、高電圧アンプの方が動的に等価な低電圧アンプよりも優れた動的性能を発揮します。特に、どちらもそれぞれの最大動作電源電圧にバイアスし、同じ信号範囲でブートストラップした場合に、それが言えます。ブートストラップはDC 性能にも影響するため、DC 精度と高電圧の双方に最適化されたオペアンプが、ブートストラップ構成で達成可能なDC 性能とAC 性能の最適な組み合わせを提供します。

ADHV4702-1 を使用したレンジ・エクステンダ設計上の考慮事項

ADHV4702-1 は高精度の220V オペアンプです。このデバイスにより、従来の低電圧オペアンプをブートストラップする必要がなくなり、220V 未満の信号範囲における高電圧設計を簡素化できます。アプリケーションがより高い電圧を必要とする場合には、ブートストラップ手法を容易に適用でき、回路の動作範囲を2 倍以上増やすことができます。ADHV4702-1 を使用した500V アンプの設計例を以下に示します。

電圧範囲


先述のように、エクステンダ回路のレンジは理論的には無制限ですが、実際には以下のような制限があります。

  • 電源の電圧／電流定格
  • 抵抗と電界効果トランジスタ（FET）での消費電力
  • FET ブレークダウン電圧

DC バイアス・レベル


まず、アンプに供給する電源電圧について考えます。仕様規定されているデバイス動作電源範囲内であれば、すべて動作します。ただし、消費電力は、選択した動作電圧に基づいてアンプとFET の間で配分されます。ある所定の供給源の電源電圧に対して、オペアンプの電源電圧が低いほどFET のドレイン-ソース間電圧（VDS）が高くなり、それに応じて電力消費も配分されます。デバイスでの電力消費による熱が最適に処理されるように、オペアンプの電源電圧を選択します。

次に、次式を使用して、供給源の電源電圧（VRAW）をアンプで必要とされる電源電圧（VAMP）まで低下させるのに必要な分圧比を計算します。

VRAW/VAMP = (RTOP + RBOT)/RBOT

ここで、RTOP は上側の抵抗、RBOT は下側の抵抗です。

以下の例では、公称オペアンプの電源電圧が±100V であるとします。±250V の振幅範囲が必要なアプリケーションの場合は、次式でアプリケーションを計算します。

分圧比 = 250V/100V = 2.5、あるいは2.5:1

次に、この分圧比に最も近い入手容易な標準値抵抗を使って抵抗分圧器を設計します。取り扱う高電圧によっては、抵抗で予想以上の電力消費になることに留意してください。

静止消費電力


選択した抵抗値には、静止消費電力に対応可能な抵抗のサイズを選択することが重要です。逆に、抵抗の物理的サイズに制約がある場合は、放熱を定格内に抑えるようにそれらの値を選択します。

この例では、RTOPは150V に達し、RBOTは100V に達します。1/2ワット定格のサイズ2512 の抵抗を使用する場合、設計では各抵抗の消費電力（V2/R）を0.5W 未満に制限する必要があります。各抵抗の最小値は以下のように計算します。

RTOP = (150V)2/0.5W = 45kΩ 最小

RBOT = (100V)2/0.5W = 20kΩ 最小

値が大きい方の抵抗（45kΩ）を消費電力の制限要因とすると、静止消費電力の制限内で2.5:1 の分圧器を生成するためのRBOT値は次のようになります。

RBOT = RTOP/1.5 = 30kΩ

この場合、消費電力は (100V)2/30kΩ = 0.33W になります。

瞬時消費電力


抵抗の瞬時電圧がアンプの出力電圧と電源電圧に依存することを考慮すると、この例では各分圧器の両端の電圧は瞬間的に最大350V（VCC = 250V およびVOUT = −100V）になる可能性があります。出力波形が正弦波の場合は、VCCとVEEの双方の分圧器で平均消費電力は同じですが、平均出力がゼロ以外の場合は、一方の分圧器の消費電力が他方の消費電力よりも大きくなります。フルスケールのDC 出力（または方形波）の場合、瞬時電力が最大電力です。

この例では、瞬時電力を0.5W 未満に抑えるために、各分圧器の2 つの抵抗（RSUM）の合計が以下の値を下回らないようにする必要があります。

RSUM = (350 V)2/0.5 W = 245 kΩ

1.5:1 の抵抗比（2.5:1 の分圧器）の場合、個々の抵抗の最小値は以下のようになります。

  • RTOP = 147 kΩ
  • RBOT = 98 kΩ

FET の選択


主に、最も厳しいバイアス条件に耐えるのに必要なブレークダウン電圧によって、FET の選択が決まります。これは、1 つのFET が最大VDS になり、もう1 つのFET が最小VDS になって、出力が飽和する場合です。前の例では、最大の絶対VDS は約300V です。これは、供給源の総電源電圧（500V）からアンプの総電源電圧（200V）を差し引いた値です。したがって、FET はブレークダウンせずに少なくとも300V に耐える必要があります。

最も厳しい条件でのVDS と動作電流に対する消費電力を計算する必要があります。更に、この電力レベルで動作するように仕様規定されているFET を選択する必要があります

次に、FET のゲート容量を考慮します。これは、バイアス抵抗と組み合わされてローパス・フィルタを形成します。ブレークダウンが高いFET ほどゲート容量が高くなる傾向があり、またバイアス抵抗が100kΩ になる傾向があるので、ゲート容量がそれほど大きくなくても、回路の速度がかなり低下してしまいます。メーカーのデータシートからゲート容量値を得て、RTOP とRBOT を並列に組み合わせたときに形成されるポール周波数を計算します。

バイアス回路の周波数応答は、入力信号と出力信号のいずれよりも高速を維持しなければなりません。そうでなければ、アンプの出力がそれ自身の電源電圧を超過してしまうことがあります。入力はアンプの電源電圧レール外の瞬間的な逸脱によって損傷を受けることがある一方、出力は瞬間的な飽和またはスルー・レートの制限により歪みを生じるおそれがあります。これらの条件のいずれによっても、負帰還が一時的に失われ、予期しない過渡的な振る舞いをすることがあり、オペアンプのアーキテクチャによっては相反転によるラッチアップを引き起こすことさえあります。

性能

DC 直線性


図2 は、±140V 電源でゲインが20 のときの、入力電圧とゲイン誤差の関係（DC 直線性）を示しています。

図2. ゲイン誤差と入力電圧の関係
図2. ゲイン誤差と入力電圧の関係

スルー・レート


図3 は、±140V 電源でゲインが20 のときの、20.22V/μs で測定されたスルー・レートを示しています。

図3. スルー・レート
図3. スルー・レート

高速でのトレードオフ

電力


先述のように、動作電圧が高いほど、ブレークダウンの高いFET（それに応じて高いゲート容量）と大きな抵抗値が必要になります。大きな抵抗値と容量値の双方が帯域幅の減少に寄与しますが、調整には抵抗値しか使用できません。抵抗値を小さくすると帯域幅が広くなりますが、消費電力が大きくなります。

スペース


値が小さく電力が大きい抵抗ほどサイズが大きくなり、広い基板スペースを必要とします。

RBOT の両端に容量性のリード補償を追加すると、回路の周波数応答が改善されます。この容量はRBOT およびRTOP 抵抗と組み合わされてゼロを形成し、FET のゲート容量によって形成されるポールを打ち消します。ポールとゼロの相殺により、高い値の抵抗を選択することが可能になり、DC 電力消費も減少します。

まとめ

高電圧を必要としながら代表的な高電圧オペアンプでは経済的でないようなアプリケーションでは、しばしば従来のオペアンプをブートストラップして使用します。ブートストラップには利点と欠点があります。代替手段としてADHV4702-1 を使用すると、ブートストラップを必要とせずに、最大220V までの高精度かつ高性能なソリューションを実現できます。一方、信号範囲条件が220V を超える場合は、このデバイスをブートストラップすると、公称信号範囲の2 倍以上に対応すると共に、ブートストラップを適用した低電圧アンプよりも高い性能を提供します。

参考資料

King, Grayson およびWatkins, Tim 著。“Bootstrapping your op amp yields wide voltage swings”、EDN Magazin 1999 年5 月13 日号

Wikipedia、“Bootstrapping”、2018 年9 月1 日。