トランスインピーダンス・アンプ回路のノイズと帯域幅

LTC6268」と「LTC6269」は、バイアス電流が極めて少ないFET入力のオペアンプです。前者はシングル版であり、後者はデュアル版となっています。いずれも入力容量、入力換算電流ノイズ、入力換算電圧ノイズが小さく抑えられており、ゲイン帯域幅積(GB積)は500MHzに達します。主な用途としては、高速トランスインピーダンス・アンプ(TIA:Transimpedance Amplifier)、CCD(Charge Coupled Device)用の出力バッファ、ハイ・インピーダンスのセンサー用アンプなどが挙げられます。歪みも小さいので、逐次比較型A/Dコンバータ(SAR ADC)の駆動にも最適です。

TIAのノイズ

LTC6268を使用して構成した各種の回路でノイズを最小限に抑えるためにはどうすればよいのでしょうか。そのためには、入力換算電圧ノイズeN、入力換算電流ノイズiN、入力容量CINについて慎重に検討する必要があります。

図1に、LTC6268を使用してTIAを構成する例を示しました。この場合、上記3つのパラメータと帰還抵抗RFの値が様々な形でノイズの振る舞いに影響を及ぼします。また、外付けのコンポーネントと基板のパターンによってCINの値が増加します。

図1. LTC6268を使用して構成したTIA

図1. LTC6268を使用して構成したTIA

重要なのは、個々のパラメータの影響について理解することです。eNは、低い周波数で支配的になるフリッカ・ノイズ(1/fノイズ)と、高い周波数で支配的になる熱ノイズから成ります。LTC6268の場合、1/fのコーナー周波数(1/fノイズが支配的な領域から熱ノイズが支配的な領域に切り替わる周波数)は80kHzです。図1の回路の反転入力部において、iNとRFは入力換算ノイズ電流に対してどちらかと言えば直接的に影響を及ぼします。一方、eNの寄与分はノイズ・ゲインによって増幅されます。ゲインの設定用の抵抗は存在しないので、ノイズ・ゲインは帰還抵抗RFとCINのインピーダンスを組み合わせて(1 + 2π RF×CIN×Freq)として計算されます。つまり、ノイズ・ゲインは周波数が高くなるにつれて増加します。また、すべての寄与分はクローズドループの帯域幅によって制限されます。図2~図5は、等価入力電流ノイズを示したものです。図中のeNは入力換算電圧ノイズeNからの寄与分、iNは入力換算電流ノイズiNからの寄与分、RFは帰還抵抗RFからの寄与分を表しています。各図には、TIAのゲイン(RF)と入力容量(CIN)の値も示してあります。図2と図3、図4と図5の高周波領域を比較すると、上述した増幅により、CINが大きい(5pF)場合にはeNが支配的になり、CINが小さい(1pF)場合にはiNが支配的になっています。

図2. CINが1pF、CFが0.28pF、RFが10kΩの場合の周波数とノイズの関係

図2. CINが1pF、CFが0.28pF、RFが10kΩの場合の周波数とノイズの関係

図3. CINが5pF、CFが0.56pF、RFが10kΩの場合の周波数とノイズの関係

図3. CINが5pF、CFが0.56pF、RFが10kΩの場合の周波数とノイズの関係

図4. CINが1pF、CFが0.08pF、RFが100kΩの場合の周波数とノイズの関係

図4. CINが1pF、CFが0.08pF、RFが100kΩの場合の周波数とノイズの関係

図5. CINが5pF、CFが0.18pF、RFが100kΩの場合の周波数とノイズの関係

図5. CINが5pF、CFが0.18pF、RFが100kΩの場合の周波数とノイズの関係

低い周波数では、値が10kΩであっても100kΩであってもRFが支配的になります。広帯域にわたるeNの値は、4.3nV/√Hz(標準的な性能データを参照)と表されます。そのため、RFが1.16kΩより小さい場合、次式で表されるように、低い周波数ではRFの寄与分は小さくなります。

TIAアプリケーションにおける帯域幅の最適化

反転入力部について、容量の値を未確認のままにしておくと、アンプの安定性に問題が生じることがあります。オペアンプの帰還経路を抵抗性(RF)で構成した場合、RF||CINによって極が形成されます。この極は過度の位相差を生み出すことがあり、その結果として発振する可能性があります。図1の回路を例にとると、出力に現れる応答は以下の式で表すことができます。

ここで、RFはTIAのDCゲインです。ωはクローズドループの固有振動数(周波数)であり、次式のように表すことができます。

また、ζはループのダンピング・ファクタであり、以下のように表されます。

ここで、CINはオペアンプの反転入力部における全容量、GBWはオペアンプのゲイン帯域幅です。システムには、CFに関係なく安定する領域が2つあります。1つは、RFが1/(4π×CIN×GBW)より小さい領域です。この領域では、RFとCINによって形成された極は、安定性の問題が発生しない高い周波数に存在します。もう1つは、次式で決まる領域です。

ここで、AOはオペアンプのオープンループのDCゲインです。この領域では、RFとCINによって形成される極が支配的になります。

これら2つの領域の間では、RFについては、それと並列の小さな容量CFにより、ループを安定させるために十分な量の減衰が生じます。CIN >> CFと仮定すると、CFは次の条件を満たす必要があります。

上記の条件は、GBWを広げるには帰還容量CFの値を小さくする必要があるということを暗に示しています。それにより、ループの帯域幅は広がります。表1は、RFが10kΩまたは100kΩ、CINが1pFまたは5pFの場合に最適なCFの値を示したものです。

表1. 各条件に対して最適なCFの値

表1. 各条件に対して最適なCFの値

ゲインの高いTIAで広い帯域幅を実現する

TIAの回路で最良の結果を得るには、基板のレイアウトに気を配ることが不可欠です。以下では、LTC6268と499kΩのRFで構成したTIAを例にとります(図6)。この例に基づいて、同じ回路でも、レイアウトの優劣によって性能に大きな差が出ることを示します。まずは、回路の基本的なレイアウトにおいて0603サイズの抵抗を使用するケースを考えます。シンプルなレイアウトにより、帰還容量の削減にそれほど労力を費やすことなく、約2.5MHzの帯域幅を実現できます。この例の場合、TIAの帯域幅は、LTC6268のGBWで決まるわけではありません。そうではなく、帰還容量の影響でTIAの実際の帰還インピーダンス(TIAのゲイン自体)が下がっていることによって制限されます。帯域幅の制限は、基本的には抵抗が原因で生じます。499kΩの抵抗のインピーダンスは、高周波領域ではそれ自体の寄生容量によって低下します。2.5MHzの帯域幅と499kΩの低周波領域のゲインから、全帰還容量の値はC = 1/(2π×2.5MHz×499kΩ) = 0.13pFと見積もることができます。かなり小さい値ですが、更に小さく抑えることも可能です。

図6. LTC6268と499kΩのRFで構成したTIA。容量値の小さいフォトダイオード向けの設計です。

図6. LTC6268と499kΩのRFで構成したTIA。容量値の小さいフォトダイオード向けの設計です。

図7. 図6の回路の周波数応答。帰還容量の削減に特段の労力を費やすことなく2.5MHzの帯域幅が得られています。

図7. 図6の回路の周波数応答。帰還容量の削減に特段の労力を費やすことなく2.5MHzの帯域幅が得られています。

この回路の帯域幅は、帰還容量を削減するための複数のレイアウト技術を追加で適用すれば、更に広げることができます。ここで用いる方法は、499kΩの抵抗を使いつつ実効的な帯域幅を増やすためのものだということに注意してください。ここでは、容量値を下げるために電極間の距離を広げる方法を考えます。この例では、抵抗部品の2つのエンドキャップが電極に相当します。ということは、長さのある抵抗製品を選択すれば目的を果たせるかもしれません。例えば、0805サイズの抵抗は0603サイズの抵抗よりも長さがあります。但し、エンドキャップの面積がより広いので、容量値は増加することになります。それでも、エンドキャップ間の距離を広げれば、容量値を低減するだけでなく、帰還容量を削減するための別の方法を容易に適用できるようになります。電極間の容量を削減する非常に強力な方法は、容量によって生じる電界の経路をシールドすることです。ここでは、抵抗のパッド間において、TIAの出力端の近くに短いグラウンド・パターンを配置するということを行います(図8)。

そうしたグラウンド・パターンは、出力による電界が抵抗のサミング・ノード端に達しないようにシールドする役割を果たします。つまり、電界を効果的にグラウンドにシャントすることができます。なお、グラウンド・パターンを出力端に近づけることで、ごくわずかですが出力負荷容量が増加します。

図8. 通常のレイアウト(左)と電界をシャントできるようにしたレイアウト(右)。帰還抵抗の下にグラウンド・パターンを追加するだけで、電界を帰還側から遠ざけると共に、グラウンドにシャントすることができます。通常、FR4とセラミックの誘電率は4であり、ほとんどの容量は固体内に存在することになります。空気を介した容量ではありません。なお、右側の図では、パッドのサイズを縮小することによる効果については触れていません。

図8. 通常のレイアウト(左)と電界をシャントできるようにしたレイアウト(右)。帰還抵抗の下にグラウンド・パターンを追加するだけで、電界を帰還側から遠ざけると共に、グラウンドにシャントすることができます。通常、FR4とセラミックの誘電率は4であり、ほとんどの容量は固体内に存在することになります。空気を介した容量ではありません。なお、右側の図では、パッドのサイズを縮小することによる効果については触れていません。

図9に示したのは、上記のような改良を加えた場合の周波数応答です。帰還抵抗の周辺の容量を最小化するよう細心の注意を払うだけで、帯域幅が大幅に広がることがわかります。帯域幅は、2.5MHzから11.2MHzまで、実に4倍以上広がっています。ここで適用したのは以下の2つの方法です。

  1. パッドのサイズを最小化します。許容できる最小のパッド・サイズについては、基板アセンブリの担当者などに確認してください。あるいは別の方法によって、そのような抵抗を実現してください。
  2. 帰還抵抗の下部(出力側)にグラウンド・パターンを配置し、帰還容量をシールドします。
図9. 帰還容量を削減するためのレイアウト。LTC6268と499kΩのRFで構成したTIAの帯域幅は、11.2MHzに広がります。

図9. 帰還容量を削減するためのレイアウト。LTC6268と499kΩのRFで構成したTIAの帯域幅は、11.2MHzに広がります。