要約

ダラスセミコンダクタのDS2155またはDS21455シングルチップトランシーバ(SCT)を使用すると、日本のJJ-20.11規格に準拠したインタフェースを作成することができます。DS2155とDS21455はどちらも、ディジタルマルチプレクサとI/Oインタフェースを備え、フレーマとLIUセクション間のクロック信号とバイポーラデータ信号にアクセスすることが可能です。FPGAまたはCPLDを使用すると、JJ-20.11規格に対応するようにデータストリームを変更することができます。LIUは、JJ-20.11で使用されるコード化反転(CMI)符号の符号化と復号化の機能をすでに備えているため、ほんのわずかな変更だけで受信信号の利得を増大することができます。

はじめに

このアプリケーションノートでは、ダラスセミコンダクタのDS2155またはDS21455シングルチップトランシーバ(SCT)を使用して、日本のJJ-20.11規格に準拠したインタフェースを作成する方法について説明します。JJ-20.11規格は、JJ-20.10規格に準拠した日本の構内交換機(PBX)システムが使用する電気的および物理的な条件について記述しています。DS2155とDS21455はどちらも、ディジタルマルチプレクサとI/Oインタフェースを備え、フレーマとLIUセクション間のクロック信号とバイポーラデータ信号にアクセスすることが可能です。図1を参照してください。I/O信号へのデータフローの制御は簡単で、LBCR.LIUCレジスタビットを使用するソフトウェアによって、あるいはLIUCピンを備えたハードウェア(またはその両方)によって実施することができます。FPGAまたはCPLDを使用すると、JJ-20.11規格に対応するようにデータストリームを変更することができます。LIUは、JJ-20.11で使用されるコード化反転(CMI)符号を符号化および復号化することができるため、ほんのわずかな変更だけで受信信号の利得を増大することができます。以下に示す情報と詳細図で、JJ-20.11規格に対応するのに必要な変更をすべて説明しています。

図1. DS2155トランシーバの簡略ブロック図

受信側の設計

JJ-20.11規格は、CMI符号化方式のコード違反を使用して256ビットフレームの最初のビットを指定します。外付けの受信回路(付録の図7)は、RPOSOとRNEGOの信号をモニタし、CMIのバイポーラ違反(BPV)を検出します。このBPVによって遅延カウンタが初期化されます。次に、RPOSOとRNEGOはユニポーラデータストリームに組み込まれ、8ビットシフトレジスタに渡されます。カウンタが129に達すると(JJ-20.11のタイムスロット16の開始)、シフトレジスタは、E1のフレームアライメント信号(FAS)パターンと非フレームアライメント信号(NFAS)パターンを交互にタイムスロット16にロードすることによって、JJ-20.11データストリームの未使用部分を上書きします。次に、変更されたデータストリームがRPOSIとRNEGIに同時に入力され、これによって、フレーマはユニポーラモードで動作可能となります。図2は、外付け回路によって変更された後の受信側データストリームのビットタイミングを詳細に示しています。

図2. 同期フレーミングとビット位置情報の受信

FAS/NFASパターンはデータストリームのタイムスロット16に挿入されるため、フレーマはこのFAS/NFASパターンに合わせてアライメントされ、JJ-20.11の全タイムスロットを効率よく16チャネルだけ前方に移動します。その結果、JJ-20.11のタイムスロット0からのフレームパターンはタイムスロット16に移動するため、マルチフレームのアライメント、アラーム表示、および信号ビットを、内部フレーマレジスタRS1～RS16で読み取ることができます。フレーマの内部レジスタ空間はJJ-20.11マルチフレームの2倍あるため、これらのレジスタは実際には、JJ-20.11情報の連続した2つのマルチフレームを保持します。ソフトウェアはレジスタの3番目のビットにゼロを設定するだけです。これによってJJ-20.11フレームパターンのマルチフレームアライメントを示します。

タイムスロットが16チャネルだけ前方に移動しているため、外付けデバイスはこのタイムシフトを考慮する必要があります。これらのデバイスとしては、フレーマの受信シリアルデータ(RSER)または受信同期信号(RSYNC)に接続されたあらゆるデバイスが該当します。表1は、JJ-20.11規格に関連するシフトパターンと各タイムスロットの位置を示しています。JJ-20.11規格は通常、音声トラフィックのみを搬送するPBXシステム用に設計されているため、このタイムスロットのシフトが問題を引き起こすことはありません。音声データは通常、PCMコーデックデバイスに渡されてアナログ電話回線に変換されるため、システムオペレータはこれらの回線に任意の番号を付与することができます。RSYNCパルスを基準として元のタイムスロットマッピングを復元する必要がある場合は、既存のFPGAまたはCPLDのロジックによってこの機能を実行することができます。RSYNCパルスを128ビットだけシフトする単純な遅延カウンタによって、すべてのタイムスロットが元の位置に戻ります。

表1. フレームアライメントを変更した後の受信タイムスロットのマッピング

送信側の設計

トランスミッタがE1モードのとき、JJ-20.11の同期、アラーム表示、および信号ビット情報を、送信信号レジスタTS1～TS16を通じてデータストリームに挿入することができます。あるいは、TSERを介して、JJ-20.11タイムスロット0を外部から挿入することができますが、これには別途ハードウェアが必要です。ここでは、この手順については説明しません。フレーマがこれらのレジスタの内容をタイムスロット16に挿入することになるため、ユーザはデータをTSERにて16チャネルだけオフセットする必要があります。このフレーム半分のオフセットによって、外付けのFPGAまたはCPLDによってデータストリームを変更した後、信号レジスタの内容をJJ-20.11のタイムスロット0に実際にマッピングします。このシフトを実行するには、図3に示すように、タイムスロット16の間にTCHBLKピンがアクティブになるようにプログラム設定します。

図3. 送信側バックプレーンのタイミング

TCHBLK信号はシステムで2つの目的を果たします。第一に、外付けの回路がTCHBLK信号を使用してTPOSOとTNEGOの信号を変更し、BPVを生成します。BPVはJJ-20.11フレームの最初のビットを指定します。第二に、TCHBLK信号を使用してJJ-20.11フレームの開始を示すことによって、TSERでのデータが正しくアライメントされるようにします。ソフトウェアでは、IOCR1.TSIOレジスタビットを使用して、TSYNCピンを出力としてプログラム設定し、またTCBR3.CH17レジスタビットを使用して、タイムスロット16の間、TCHBLKがハイになるようにプログラム設定する必要があります(さまざまな仕様で使用される番号付け方式であるため、タイムスロット16はチャネル17でもあることに留意してください)。

外付けの送信回路(付録の図8)は、TCHBLK信号を遅延させて、TSER入力とTPOSO/TNEGO出力間の内部遅延に対処します。遅延されたTCHBLKがハイになって、JJ-20.11フレームの開始が示されると、トグルフリップフロップが作動してTPOSOとTNEGOのマッピングが変更されます。通常、TPOSO出力はTPOSI入力に、TNEGO出力はTNEGI入力に接続されているため、データは変更されずにラインインタフェースユニット(LIU)を流れます。ただし、フリップフロップの状態が変化することによって、TPOSOはTNEGIに、TNEGOはTPOSIに接続されます。その後、フリップフロップの状態がもう一度変化すると、元のマッピングが復元されます。マッピングの変化によるデータフローへの影響はありませんが、状態の変化のすぐ後に続く1のパルスが前の1のパルスと同じ極性で送信されます。これによってBPVが生じ、このBPVを使用してJJ-20.11フレームの開始を示します。図4は、外付け回路によって変更された後の送信側データストリームのビットタイミングを詳細に示しています。

図4. LIUへの送信側フレーマのタイミング

タイムスロットが16チャネルだけ前方に移動しているため、外付けデバイスはこのタイムシフトを考慮する必要があります。これらのデバイスとしては、フレーマの送信シリアルデータ(TSER)または送信同期信号(TSYNC)に接続されたあらゆるデバイスが該当します。表2は、JJ-20.11規格に関連するシフトパターンと各タイムスロットの位置を示しています。JJ-20.11規格は通常、音声トラフィックのみを搬送するPBXシステム用に設計されているため、このタイムスロットのシフトが問題を引き起こすことはありません。音声データは通常、アナログ電話回線から変換された後にPCMコーデックデバイスによって供給されるため、システムオペレータはこれらの回線に任意の番号を付与することができます。TSYNCパルスを基準として元のタイムスロットマッピングを復元する必要がある場合は、既存のFPGAまたはCPLDのロジックによってこの機能を実行することができます。TSYNCパルスを128ビットだけシフトする単純な遅延カウンタによって、すべてのタイムスロットが元の位置に戻ります。

表2. フレームアライメントを変更した後の送信タイムスロットのマッピング

ネットワークインタフェースの設計

図5に示すネットワークインタフェースは単純で、JJ-20.11に準拠した信号を送受信するのに、2～3の受動部品とコンパレータしか必要としません。TTIPドライバは強力で、1：1トランスに必要な出力パルスを十分に生成することができるため、送信インタフェースは極めて単純になります。

図5. ネットワークインタフェースの回路図

図6. 110Ωの終端負荷に送信されるCMIパルス

図6は、110Ω負荷を駆動する送信出力をプロットしたスコープ画面です。信号振幅は若干低いものの、3.0V±0.75V_P-Pの規格を満たしています。出力信号の振幅を増大したい場合は、トランスの巻線を1：1.15に変更すると、振幅は正確に3.0V_P-Pに設定されます。

RTIPピンは、通常のCMOS電圧レベルでしかCMIの符号化信号を復号することができないため、受信インタフェースにコンパレータが必要となります。ただし、JJ-20.11には、13dBの最大ケーブル損失で通常の受信が可能でなければならないと規定されています。規定の最小送信出力レベルである2.25V_P-Pでは、復元された信号は約0.5V_P-Pになります。この信号は非常に低いため、CMOS入力の高スレッショルド電圧をトリガすることはできません。高速な単一電圧レイルのコンパレータであればいずれも、回路で使用することができます。MAX999またはMAX9140のコンパレータが適しています。どちらのデバイスも5ピンの小型SOT23パッケージで提供され、高速で動作し、電流はほとんど消費しません。その他の外付け部品は回線を終端処理し、コンパレータにバイアスをかけています。2つの55Ω抵抗器は、回線に対して110Ωの負荷として機能し、反射を最小限に抑えています。2つの15kΩ抵抗器は回線からの入力信号にバイアスをかけています。これによってコンパレータは、必要な最小規定電圧未満で正常に機能します。

ソフトウェアによるレジスタのプログラム設定

ソフトウェアの設計は簡単で、プロセッサを頻繁に使用するような操作は必要としません。SCTのリセットが完了すると、少数のレジスタへの書込みによって初期化が行われます。最後に初期化されるレジスタはTS1～TS16です。これらのレジスタはJJ-20.11のフレーム構造を保持しており、ニュートラル値を格納する必要があります。マルチフレーム構造の内部でビットを使用する場合には、複数の規格が存在するため、正確なビット設定はこのアプリケーションノートでは取り上げません。ただし、重要なことですが、JJ-20.11のフレーム構造はわずか8フレーム長であるため、レジスタTS9～TS16は単にレジスタTS1～TS8のデータのコピーを格納しているだけであることに留意してください。表3に、レジスタ初期化の簡単な例を示します。

表3. レジスタ初期化の例

SCTをいったん初期化すれば、ソフトウェアで必要なことは、RS1～RS16レジスタをモニタして新しいアラーム状態を確認し、TS1～TS8(およびデータコピーのTS9～TS16)レジスタを再設定してアラーム状態を示すだけです。RS1レジスタはマルチフレームの開始に対してアライメントされないため、ソフトウェアは、RS1～RS16のモニタ中に、データのビット2を調べて、マルチフレームインジケータの有無を確認します。この動作により、プロセッサに多少の負荷がかかりますが、簡単なレジスタの再マッピングまたはデータコピールーチンによって容易に解消することができます。ステータスレジスタ4のTMFビットとRMFビットで示されるとおり、送信レジスタと受信レジスタのデータは、2つのマルチフレームごとに更新されます。チャネルのアイドリング、チャネルのモニタリング、またはループバックやテストを行うには、2、3のソフトウェア機能の実装が必要となる場合があります。

その他のご質問またはご意見については、このアプリケーションノートの最後にある参考資料を参照してください。

付録

図7. 受信同期回路の回路図

図8. 送信極性違反発生器の回路図

参考資料
JJ-20.11インタフェース設計についてのご質問は、電子メール()またはお電話(米国972-371-6555)にてTelecommunication Applicationsサポートチームまでお問い合わせください。

DS2155またはDS21455のSCTの詳細および製品データシートについては、弊社のウェブサイトで入手することができます。