高いSNRのAD変換システムを実現するテクニックと理論
ADCの量子化ノイズとSNRの算出
A/Dコンバータ(ADC)を用いた回路を設計するにあたって、システムとして最適な分解能やフロントエンドを含めたノイズ特性をあらかじめ検討しておく必要があります。
ここでは、ADCの量子化ノイズとSNRおよびENOBの計算、フロントエンドとADCのノイズ配分、およびノイズフロアの実測方法について説明します。
連続したアナログ値を時間と振幅のそれぞれで離散したデジタル値へと変換するADCでは、アナログ信号をサンプリングしたときに、それぞれのサンプリングにおいて、最小ビット単位であるLSB(Least Significant Bit)の±1/2未満の誤差Qが生じます(図1下)。これが「量子化ノイズ」Qです。
この量子化ノイズは±1/2 LSBの範囲において一様分布で発生します。

次に、量子化ノイズから導き出されるADCの理論的SNR(信号雑音比)を求めてみます。導出の詳細は省略しますが、dBを単位とするSNRQは、信号と量子化ノイズの電力比であるsnqから求めます(図2)。結果としてADCの分解能をNとしたとき、SNRQ=6.02×N+1.76 dBが導かれます。

実際のADCのノイズは、量子化ノイズQに加えて、入力段のノイズも加味する必要があります。アナログ・デバイセズの12ビットADC AD7276の場合、SNRは70dBと規定されている一方、理論的SNRQは先ほどの理論式から74dBと求まりますので、入力換算で4dBのノイズが重畳していると考えることができます。こうした特性値から、全ノイズの実効値は、入力換算で392µVrmsと導出されます。

AFEのノイズと系のENOBの算出
次に、ADCの前段に配置されるアナログフロントエンド(AFE)回路が発するノイズについても検討してみましょう。AFEの出力ノイズ電圧密度はLTspiceを用いて計算可能であり、全ノイズ実効値は電力密度を周波数領域で積分して求めることができます(図4)。

AFEの入力換算ノイズを525µVとしたとき、AFEとADCを合わせた系のノイズ電圧VN_sysは両者のノイズ電圧の二乗和平方根から655µVrmsとなります(図5)。
VN_sysからシステムのSNRであるSNRsysが導出され、さらに有効ビット数(ENOB)が導出されます。
AFEとAD7276を組み合わせた系のENOBは10.6ビットと求められました。

AFEとADCのノイズ配分の適正化
次に、系全体でローノイズを実現するために、AFEとADCのノイズ配分について考えてみます。
こうした検討においては1Hzあたりのノイズ電圧密度またはノイズ電力密度を最初に評価する必要があります。ADCの量子化ノイズVNQはVLSB/root12となり、これをナイキスト帯域(fs/2)の平方根で割ると、単位周波数あたりの量子化ノイズが求められます。

また、もうひとつの評価指標として、アナログフロントエンドを構成するアンプについて、ノイズ特性を表す雑音指数(Noise Figure)を考えます。入力のSNR(電力)と、アンプのノイズも含んだ出力のSNR(電力)からノイズ・ファクターが得られ、さらに10を底とする対数を取ってNFを得ます。

さて、カスケード接続されたAFEとADCの関係をノイズの観点で描き出すと、図8のようになります。信号源ノイズとAFEの入力換算ノイズは合算されてAFEに入り、増幅率Aで増幅されます。さらに、ADCの入力換算ノイズが合算されADCに入り、最後はADCから出力されます。ここではそれぞれのノイズ電圧密度を二乗して合算しています。
系全体のノイズ特性を表す雑音指数(Noise Figure)Fallは、入力のSNRを出力のSNRで除した値であり、図8におけるいちばん下の式で示されます。
第一項はAFEのNFであり、第二項(赤)はADCによるNFへの影響度です。ここで、NADC<A^2 NSRCのとき、第二項は1よりも小さくなり、結果的にAFEのNFが系として支配的になることが分かります。
すなわち、系としてローノイズ化を目指したい場合は、AFEのノイズをできるだけ抑えることが重要といえます。増幅率Aは入力信号の最大振幅がADCのフルスケールをオーバーしないように適切に設定してください。
なお、AFEが多段のアンプで構成されている場合は、初段のアンプのNFが支配的となりますので、初段のローノイズ化を進めるのが効果的です。

実際のADCを用いたノイズ1Hz密度の実測
最後にノイズの1Hz密度を実測してみます。AD変換後のノイズ1Hz密度が分かれば、電力密度に変換したのちノイズ透過帯域を乗算することで、全ノイズ電力が得られます。また、絶対値が分かれば評価基準としても有用です。
ノイズの実測には広帯域のノイズ源が必要です。ここでは16ビットの疑似ランダムパターン(PRBS:Pseudo Random Binary Sequence)ジェネレータを使うことにします。クロックが10MHzの場合、その1/10となる1MHz以下であれば、ホワイトノイズとみなせます。

50Ω負荷に±1VのPRBS信号が加わったときの1Hz電力密度は、パーセバルの定理から、-78.4dBmと求まります。
次に実際のADC(アナログ・デバイセズの18ビットADC AD7960に50Ω終端したPRBS-16信号を与え、デジタル出力にハン窓関数を適用したあとFFTで見ると、レベルが-64dB程度から-90dB程度に広がっていて、ノイズ1Hz電力密度を求めることができません(図10左)。

そこで、rms(二乗平均平方根)平均化により、100タップのFIRフィルタと畳み込み計算によって100ポイントの移動平均を求めてみたところ、おおよそ-67dBぐらいの値が得られました。理論的には先ほど求めたように‒78.4dBm/Hzですので、この値を-78.4dBm/Hzとして値の読み替え(校正)をすればいいことが分かります。
なお、紙幅の都合で、それぞれの導出の細かい仮定は省略しました。ご了承ください。
著者について
デジタル回路(FPGAやASIC)からアナログ、高周波回路まで多...
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}