要約

スイッチモード電源(SMPS)の各部品における効率損失の計算と予測の技法を詳述します。また、スイッチングレギュレータの効率を改善するための機能および技法も考察します。

はじめに

変換効率は、すべてのスイッチモード電源(SMPS)で最も重要な考慮事項ですが、バッテリ寿命の延長が重要達成目標となるポータブル機器に内蔵されたSMPSの場合はさらに重大です。高効率は、熱管理に取り組む小型設計や、電力供給のコストが関心事となる製品にとっても必須事項です。

SMPSで最大の変換効率を達成するためには、これらのコンバータにおける基本的な電力損失メカニズムとそれらの影響を軽減するための技法について理解することが役立ちます。さらに、高効率を実現するSMPS ICの各機能にも精通すれば、エンジニアは、知識に基づいて選択を行うことができます。SMPS効率に影響する基本要因について説明され、新しい設計を開始する方法のガイダンスが提供されます。ここでは、まず、入門的な題材から始め、次に特定のスイッチング部品の電力損失に話を進めていきます。

効率の期待値

エネルギー損失は、エネルギー変換システムの避けられない部分です。100%の効率のシステムの実現は不可能としても、優れた設計の電源は、90%台後半のパーセンテージに迫る、非常に卓越した効率を達成することができます。

大部分の電源ICのベンチマーク効率は、デバイスのデータシートに記載された標準動作特性を調べて得ることができます。マキシムのデータシートでは、このデータは実際の測定結果であると信頼することができます。これは、すべてのICベンダのデータにおいても当てはまるべきことですが、我々はマキシムのものについてのみ保証しています。SMPSの例は、ステップダウンコンバータ回路(図1)で、最大97%の効率を達成し、軽負荷時でも高効率を維持します。

このような高い効率の数字はどのようにして実現されるでしょうか？すべてのSMPSに共通する基本的な損失を理解することが非常に良いスタートになります。これらの損失は、主にスイッチング部品(MOSFETとダイオード)で発生し、通常はより少ない程度で、インダクタやコンデンサでも発生します。しかし、特に低コスト(および高抵抗)部品が使用される場合、インダクタおよびコンデンサ損失がより重要になる可能性があります。

ICに関しては、制御アーキテクチャオプションや部品統合など、効率損失に有効な特別な機能を選択することができます。たとえば、図1の回路は、同期整流、内蔵低抵抗MOSFET、低自己消費電流、およびパルススキップ制御アーキテクチャを含む、いくつかの損失最小化機能を採用しています。このアプリケーションノートでは、これらの各機能の利点を考察していきます。

ステップダウンSMPSの概要

考察対象となる損失はすべてのSMPSトポロジに適用可能ですが、以下の文中では汎用ステップダウン(バック)コンバータ回路(図2を参照)のことを指しています。この図は、後述の計算の中で言及する回路波形も表示しています。

ステップダウンコンバータの主要機能は、高DC入力電圧を低DC出力電圧に降下することです。これを行うと、MOSFETがパルス幅変調(PWM)信号によって定変調周波数(f_S)でスイッチオン/オフされます。MOSFETがオンのとき、入力電源はインダクタおよびコンデンサ(LおよびC_OUT)を充電し、電力を負荷に供給します。この間に、インダクタ電流の振幅は、ループ1を流れて増加します(図2を参照)。

MOSFETがオフになると、入力電源はインダクタから切断し、インダクタと出力コンデンサが負荷に供給します。インダクタ電流の振幅は、ループ2に示される経路に沿ってダイオードを流れて減少します。MOSFETがオン状態のときのスイッチング期間の分数は、PWM信号のデューティサイクル(D)によって定義されます。Dは、各スイッチング期間を[D x t_S]および[(1 - D) x t_S]の区間に分周し、それぞれMOSFETの導通(ループ1)およびダイオードの導通(ループ2)に関連しています。すべてのSMPSトポロジ(ステップダウン、反転など)は、スイッチング期間のこの分割を使用して、電圧変換を達成します。

ステップダウンコンバータの場合、デューティサイクルが大きいほど、より多くのエネルギーを負荷に駆動し、平均出力電圧が大きくなります。反対に、デューティサイクルが小さくなると、平均出力電圧が小さくなります。この関係によって、ステップダウンSMPSの最適な(ダイオードまたはMOSFET電圧ドロップを含まない)変換比は次のようになります。

V_OUT = D × V_IN
I_IN = D × I_OUT

任意のSMPSが特定の区間に留まる時間が長いほど、その区間に一致する相対損失が大きくなることに注意することが重要です。ステップダウンコンバータの場合、低いD (つまり低いV_OUT)がループ2で相対損失がより大きくなります。その理由はループ2がスイッチング期間で優勢になるためです。

スイッチング部品の損失

MOSFETの伝導損失

図2(および他のほとんどのDC-DCコンバータトポロジ)のMOSFETおよびダイオードは、最大の電力損失に関与している傾向があります。どちらも、伝導損失とスイッチング損失の2種類の電力損失の影響を受けます。

MOSFETおよびダイオードは、各スイッチング区間に、回路を通じて電流を経路設定するスイッチとして機能します。伝導損失は、各特定のデバイスがオンのとき、MOSFET (R_DS(ON))のオン抵抗、およびダイオードの順方向電圧で生成されます。

MOSFETの伝導損失(P_COND(MOSFET))は、スイッチオン区間におけるR_DS(ON)、デューティサイクル(D)、および平均MOSFET電流(I_MOSFET(AVG))の積で概算することができます。

P_COND(MOSFET) (平均電流を使用) = I_MOSFET(AVG)² × R_DS(ON) × D

上記の式は、SMPSのMOSFET伝導損失を概算していますが、損失を低く予測している可能性があります。その理由は、電流波形のランプ部分が平均電流で表した値より多くの損失を生成するためです。電流波形が「より尖っている」場合、そのピーク値とバレー値(図3のI_VおよびI_P)の間の電流ランプの2乗を積分すると、より高精度な概算が得られます。

次式は、単純なI²項をI_PとI_VのI²の積分に置き換えることによって、ランプ波形の損失をより高精度に予測しています。

ここで、I_PおよびI_Vは、電流波形のピークおよびバレー点です(図3を参照)。MOSFET電流は、I_VからI_Pまで傾斜します。たとえば、I_Vが0.25A、I_Pが1.75A、R_DS(ON)が0.1Ω、およびV_OUTがV_IN/2 (D = 0.5の場合)のとき、平均電流(1A)のみを考慮する計算は次のようになります。

P_COND(MOSFET) (平均電流を使用) = 1² × 0.1 × 0.5 = 0.050W

一方、傾斜の2乗をより高精度に積分すると、次が得られます。

P_COND(MOSFET) (電流の2乗の積分を使用) = [1² + (1.75 - 0.25)²)/12] × 0.1 × 0.5 = 0.059W

すなわち、平均電流式で得られる結果より約18%高くなります。ピークトゥピーク対平均比が小さい電流波形の場合、差は小さくなって、単純な平均電流計算で十分である可能性があります。

ダイオードの伝導損失

MOSFETの伝導損失がR_DS(ON)に比例するのに対し、ダイオードの伝導損失は比較的より大きな順方向電圧(V_F)によって決まります。このため、通常、ダイオードはMOSFETよりも大きな伝導損失を持ちます。ダイオードの損失は、順方向電流V_Fおよび伝導時間に比例します。ダイオードはMOSFETのオフがときに伝導するため、ダイオードの伝導損失(P_COND(DIODE))は次のように概算されます。

P_COND(DIODE) = I_DIODE(ON) × V_F × (1 - D)

ここで、I_DIODE(ON)はオン区間における平均ダイオード電流です。図2では、平均ダイオード順方向電流はその伝導区間でI_OUTです。従って、ステップダウンコンバータのP_COND(DIODE)は次のように概算されます。

P_COND(DIODE) = I_OUT × V_F × (1 - V_OUT/V_IN)

MOSFETの電力計算と異なり、損失がI²ではなく、Iに比例するため、平均電流はダイオード損失のかなり高精度な結果を提供します。

各スイッチング区間でMOSFETまたはダイオードのオン状態が長いほど、デバイスの伝導損失は大きくなることは明らかです。ステップダウンコンバータの場合、出力電圧が低いほど、ダイオードの電力損失への関与が大きくなります。この理由は、ダイオードがスイッチング区間の大半で伝導するためです。

ダイナミックスイッチング損失

伝導損失よりも少し直感的に理解しにくいのは、MOSFETおよびダイオードのスイッチング損失です。MOSFETおよびダイオードのオン/オフ状態間の遷移に時間がかかるため、これらのデバイスが状態を変更するときに電力が消費されます。

図4の上部では、MOSFETドレイン-ソース電圧(V_DS)およびドレイン-ソース電流(I_DS)の簡略プロットが遷移時に発生するスイッチング損失の概略を示しています。電圧および電流の遷移がt_SW(ON)およびt_SW(OFF)時に発生します。これらの時は、MOSFET容量を充電/放電した結果です。

図4に示すように、MOSFETのV_DSが最終オン状態値(= I_D × R_DS(ON))まで下降する前に、フル負荷電流(I_D)を送る必要があります。反対に、ターンオフ遷移は、電流がMOSFETから転送される前にV_DSがその最終オフ状態値まで上昇することを要求します。これらの遷移によって、電圧と電流波形の重なりが生じ、電力損失が発生します(図4の下部のプロットを参照)。

スイッチング損失は、SMPS周波数が上昇するにつれて大きくなります。これは、遷移期間が一定量の時間を消費するため、周波数が上昇しスイッチング期間が短くなるとスイッチング期間全体のより多くの部分を消費することに注意すると理解することができます。1/20のデューティサイクルのみが必要なスイッチング遷移は、1/10を消費する場合よりも効率に与える影響が少なくなります。その周波数依存のため、高周波数ではスイッチング損失が伝導損失よりも優勢になります。

MOSFETのスイッチング損失(P_SW(MOSFET))は、図3に三角形の幾何学を適用して次式を求めて概算することができます。

P_SW(MOSFET) = 0.5 × V_D × I_D × (t_SW(ON) + t_SW(OFF)) × f_S

ここで、V_Dはオフタイム時のMOSFETのドレイン-ソース電圧、I_Dはオンタイム時のチャネル電流、およびt_SW(ON)とt_SW(OFF)はそれぞれターンオンおよびターンオフ遷移時間です。ステップダウンコンバータの場合、V_INはオフ状態時のMOSFETに印加され、I_OUTはオン状態時にMOSFETを貫通します。

MOSFET伝導およびスイッチングの損失を検証するために、ステップダウンコンバータに標準的に内蔵されたハイサイドMOSFETのV_DSおよびI_DSの波形が図5に示されています。回路状態は、V_IN = 10V、V_OUT = 3.3V、I_OUT = 500mA、R_DS(ON) = 0.1Ω、f_S = 1MHz、およびスイッチング遷移(t_ON + t_OFF)は合計38nsです。

図5でわかるように、スイッチングは瞬間的ではなく、電圧波形の重なりによって、下部の波形で示される電力損失が発生します。｢オン」サイクルの間I_DSがインダクタ電流に従う(図2)ため、電流波形がランプアップし、その結果として、ターンオンエッジよりもターンオフエッジのときに、より大きなスイッチング損失が発生します。

上述した近似値を使用し、合計平均MOSFET損失が以下のように計算されます。

この結果は、図5の低トレースで測定された117.4mWの平均値と一致しています。この場合は、P_SW(MOSFET)が優勢になるほどf_Sが十分高いことに注意してください。

MOSFETと同様に、ダイオードもスイッチング損失を示します。この損失はかなりの程度まで、使用するダイオードの逆回復時間(t_RR)によって決まります。ダイオードのスイッチング損失は、順方向から逆バイアス状態への遷移時に発生します。

順方向電流に起因するダイオードに存在する充電は、逆電圧が印加されると順方向電流の異極性の電流スパイク(I_RR(PEAK))が発生するため、印加ジャンクションから一掃される必要があります。この動作によって、逆電圧が逆回復時にダイオードに印加されるため、V x Iの電力損失が発生します。図6は、PNダイオードの逆回復期間の簡略プロットを示しています。

ダイオードの逆回復特性が既知の場合、次式でダイオードのスイッチング電力損失(P_SW(DIODE))が求められます。

P_SW(DIODE) = 0.5 × V_REVERSE × I_RR(PEAK) × t_RR2 × f_S

ここで、V_REVERSEはダイオードに対する逆バイアス電圧、I_RR(PEAK)はピーク逆回復電流、およびt_RR2はI_RRピークの後の逆回復時間の部分です。ステップダウンコンバータの場合、V_INはMOSFETのターンオン時にダイオードを逆バイアスします。

ダイオードの損失式を検証するために、図7は、標準的なステップダウンコンバータのPNスイッチングダイオードで観察される電圧および電流波形を表示しています。V_IN = 10V、V_OUT = 3.3V、測定I_RR(PEAK) = 250mA、I_OUT = 500mA、f_S = 1MHz、t_RR2 = 28ns、およびV_F = 0.9V。これらの値を使用すると、以下のようになります。

この結果は、図7下部のプロットで示された358.7mWの平均電力損失に一致しています。V_Fの大きな値と長いダイオード伝導区間のため、およびt_RRが比較的高速であるため、伝導損失(P_COND(DIODE))が優勢になります。

効率の改善

これまでの考察を前提にして、電源のスイッチング部品に起因する損失を軽減するためにどのような方法を取ることができるでしょうか？直接的な答えは、低R_DS(ON)と高速スイッチング遷移時間を持つMOSFET、および低V_Fと高速回復期間を持つダイオードを選択することです。

複数の現象がMOSFETのオン状態抵抗に直接的に影響しています。当然、デバイス内の半導体材料の増加量によって、R_DS(ON)は、ダイサイズとドレイン-ソースブレイクダウン電圧(V_BR(DSS))とともに大きくなります。また、MOSFETが大型になるほど、遷移損失が大きくなる傾向があります。そのため、MOSFETを必要以上に大きなサイズにするとR_DS(ON)が低減しますが、小型デバイスでは起こらないような効率性への不利益も発生する可能性があります。

ダイ温度が上昇するとMOSFET抵抗が増大します。そのため、R_DS(ON)が過度に大きくならないように、ジャンクション温度を冷却状態に保つことが重要です。また、R_DS(ON)は、ある程度までゲート-ソースバイアスと逆比例して変化します。一般に、最大ゲート電圧は、最低のR_DS(ON)を達成することによって損失を低減しますが、高スイッチング周波数では増加したゲート-ドライブ損失をR_DS(ON)の効果とのバランスを取る必要があります。

MOSFETのスイッチング損失は、デバイス内にある容量で決まります。容量が大きいほど、充電が遅くなり、スイッチング遷移がより長く続き、より多くの電力を消費します。ミラー容量(MOSFETのデータシートでの一般的な名称は帰還容量(C_RSS)またはゲート-ドレイン容量(C_GD))は、スイッチング時の遷移時間の主要な寄与要因です。

ミラー容量で必要な充電はQ_GDとして表され、ミラー容量そのものと同様に、高速スイッチングの場合、最小にする必要があります。また、MOSFET容量はダイサイズによっても変化するため、スイッチング周波数に十分な注意をしながら、伝導損失とスイッチング損失間の妥協点を検討する必要があります。

ダイオードの順方向電圧は、それに起因する損失が大きくなる可能性があるため、最小化する必要があります。順方向電圧は通常、小型の低定格シリコンダイオードの場合、0.7V～1.5Vの範囲です。ダイオードプロセスと電圧定格が順方向電圧と逆回復時間に影響し、通常、定格が高くなってサイズが大きくなるほど、V_Fとt_RRが高くなります。スイッチングダイオードは、速度で分類されます。すなわち、｢ファースト」、｢スーパーファースト」および｢ウルトラファースト」回復ダイオードで、速度が上昇すると逆回復時間が短くなります。t_RRは、ファーストダイオードでは数百ナノ秒で、ウルトラファーストダイオードでは数千ナノ秒の傾向があります。

ショットキダイオードは、ほとんどゼロに等しい回復時間とファースト回復ダイオードの約半分のV_F (多くの場合は0.4V～1V)を提供し、大部分の電力アプリケーションの優れた代替となるファースト回復ダイオードです。しかし、ショットキダイオードは、ファースト回復ダイオードと同じ高さの電圧および電流定格で利用することはできず、多くの場合、高電圧または超高電力設計で使用することはできません。また、ショットキダイオードは、シリコンタイプよりも高い逆リークも持っていますが、通常、この不利点によって大部分の電源用途の適合性が制限されることはありません。

しかし、低順方向電圧ドロップの場合でも、ショットキダイオードは低電圧アプリケーションで許容できない伝導損失を示す可能性があります。0.5V (typ)のV_Fショットキダイオードが使用されている場合は、1.5Vのステップダウン出力を検討してください。それでも、これはダイオード伝導時間における出力電圧の33%にもなります。

ダイオード損失は、同期整流と呼ばれる技法でのMOSFETの低R_DS(ON)の利点を活用して軽減させることができます。MOSFETがこのダイオードに取って代わり(図1と図2を比較)、メインパワーMOSFETと同期され、スイッチングサイクル時に各スイッチが交互に伝導するようにします。この同期整流器MOSFETは、ダイオードの場合と同じタイミングで伝導します。これで、ダイオードのV_Fは、低電圧ドロップ(MOSFET R_DS(ON) x I)に置換され、ダイオードによって消失する電力の大半を取り戻します。もちろん、これはMOSFETからの電圧ドロップがダイオードの場合より少ない場合に限って当てはまります。また、同期整流器MOSFETゲートドライブ用に追加される電力も無視することはできません。

ICデータシート

ここまでは、スイッチモード電源の2つの主要部品(MOSFETとダイオード)に固有の電力損失が考察されました。図1のステップダウン回路を思い出し、そのデータシートを参照することによって、効率的な動作に役立つコントローラICのいくつかの重要な特長をん見出すことができます。第1に、スイッチング部品がICパッケージに内蔵されているため、スペースが節約され寄生損失が低減します。第2に、低R_DS(ON)のMOSFETが使用されています。MAX1556のような小型の内蔵ステップダウンICの場合、これらはnMOSおよびpMOSでそれぞれ0.27Ω (typ)および0.19Ω (typ)が保証されています。第3に、同期整流が採用されています。50%のデューティサイクルと500mA負荷の場合、これはローサイド(またはダイオード)伝導損失を250mW (1Vダイオードと仮定した場合)を約34mWに低減します。

SMPS ICのトレードオフ

SMPS ICのパッケージ、設計、または制御アーキテクチャは、さまざまな効率の向上を提供することができます。

内蔵パワースイッチ

スイッチングデバイスをICに内蔵すると、MOSFETまたはダイオードの選択に必要な時間とコストが不要になるだけでなく、回路面積と寄生損失の低減によって効率を改善することもできます。電力レベルと電圧制限に応じて、MOSFET、ダイオード(または同期MOSFET)、またはその両方を内蔵することができます。内蔵スイッチのもう1つの利点は、ゲート-ドライバ回路が内蔵MOSFETに最適なサイズに作られているため、未知のディスクリートMOSFETを見込んだ過大設計による無駄がないことです。

自己消費電流

バッテリ駆動デバイスで注目すべき特別重要なIC仕様は、デバイス自身に供給するために必要な電流である自己消費電流(I_Q)です。I_Qの効率への影響は、重負荷(I_Qの振幅が約1または2以上)の場合、負荷電流がI_Qを圧倒するため、相対的に観測されません。しかし、負荷電流が減少すると、I_Qに起因する電力損失がソースからの全電力伝送の大きい割合になるため、効率が下がる傾向があります。これは、｢スリープ」またはその他の低電力状態で動作寿命の高い割合を消費するデバイスで特に重要となる可能性があります。多くの家電製品の場合、｢オフ」でも、オン状態に保つための電源を要求するキーボードスキャンや他の機能が必要な場合があります。そのような状況では、低I_Qが不可欠となります。

アーキテクチャによる効率の改善

SMPSの制御アーキテクチャは、SMPSの効率に対して重要な影響を与えます。これは、上記で、スイッチングダイオード電力損失が低損失のMOSFETを使って低減された同期整流制御で考察されました。

軽負荷または幅広い範囲で変化する負荷で動作する設計の場合に重要な別の制御技法は、パルススキップで、パルス周波数変調(PFM)とも呼ばれます。レギュレーション方式が重負荷または軽負荷に関係なく一定スイッチ周波数を必要とする純粋なPWMスイッチングと異なり、パルススキップでは、コントローラはスイッチサイクルをスキップすることができます。この動作は、不要なスイッチ動作を防止し、最終的には効率を低減します。

パルスがスキップされると、インダクタはより長い期間放電することができ、出力電圧を維持するためにより多くのエネルギーがインダクタから負荷に伝送されます。当然、出力電圧は負荷電流の消費に従って流出します。電圧レギュレーションスレッショルドに到達すると、新しいスイッチングサイクルが開始され、インダクタを再充電し、出力電圧をリフレッシュします。

パルススキップが負荷依存の出力リップルを発生させることに注意してください。これによって、スイッチングノイズが定周波数PWM制御の場合のように一定区間で発生しないため、ノイズのフィルタリングがより難しくなります。

高度なSMPS ICは、多くの場合、高負荷での定周波数PWMの利点と、軽負荷時のパルススキップの高効率を組み合わせています。図1に示されるICはまさにそのようなデバイスです。

負荷がより高いアクティブ値に増加すると、パルススキップ波形は定PWMに遷移し、通常動作負荷時にノイズは容易にフィルタリングされます。全体的な影響は、全動作範囲での最大効率で、選択可能なパルススキップとPWMモードを備えた持つ標準的なステップダウンコンバータの効率曲線で検証されているとおりです(図8)。

図8の曲線D、E、およびFは、定PWM動作時の軽負荷時の効率の下降、および高負荷時の上昇(最大98%)を示しています。軽負荷時でPWM動作を維持するように設定した場合、ICは負荷が要求したかどうかに関係なく切り替わります。これによって、定周波数でのリップルが維持されますが、電力が消費されます。より高い負荷では、PWMスイッチングを維持するエネルギー損失は、負荷に比べて小さく、そのため電力損失は出力電力によって覆い隠されます。一方、パルススキップ｢アイドルモード」効率曲線(図8のA、B、およびC)は、スイッチングが負荷によって要求された場合のみ発生するため、超軽負荷まで効率を維持します。7V入力曲線の場合、アイドルモードは1mA負荷時に60%以上の効率の改善を提供します。

SMPSポテンシャルの最大化

スイッチモード電源はその高効率に定評がありますが、効率はSMPS回路全体に存在する固有の損失によって最終的に制限されます。しかし、SMPS ICに精通して部品仕様に対応しながら、基本的なSMPS損失を注意深く配慮することで、エンジニアは、回路コストをほとんどかけずに、十分な知識に基づいて選択することができます。

受動部品の損失

スイッチモード電源のMOSFETおよびダイオードによって発生するSMPS損失が考察されました。我々は、高品質のスイッチングデバイスがどのように効率を改善しているかについて示しましたが、これらが、効率を改善するために最適化することができる唯一の部品ではありません。

図1は、標準的なICベースのステップダウンコンバータの基本部品を詳しくリストしています。この制御ICは、2つの同期低R_DS(ON) MOSFETを内蔵し、最大97%の効率を達成します。スイッチング部品がこのICに内蔵されているため、それらは、実際、アプリケーション用にあらかじめ選択され、最適化されています。全体的効率を最適化するには、設計者は次に、受動素子(外付けインダクタやコンデンサ)に注目し、これらが電力損失にどのように関与しているかを理解する必要があります。

インダクタの電力損失

抵抗損失

インダクタの電力損失は、巻線損失とコア損失という、2つの基本現象によって説明されます。巻線損失は、インダクタを形成する巻線コイルのDC抵抗(DCR)に起因し、コア損失はインダクタの磁気的特性によって決定されます。

DCRは以下の抵抗式で定義されます。

ここで、ρは巻線材料の抵抗性、lは線長、およびAは線の断面積です。

DCRは、線の長さが長いほど増加し、線の厚さが厚いほど減少します。この原理を標準的なインダクタに適用し、さまざまな誘電値やケースサイズの場合に予測されることを決定することができます。固定容量値の場合、インダクタのケースサイズが小さくなるとDCRが増加する傾向があります。その理由は、同じ巻数を入れるために線の断面積を小さくする必要があるためです。特定のインダクタケースサイズの場合、通常、容量が小さくなるとDCRは減少します。その理由は巻数が少ないほど、より短くてより大きな口径の線が可能になるためです。

DCRおよび平均インダクタ電流(SMPSトポロジに依存)がわかると、インダクタ抵抗の電力損失(P_L(DCR))は次のように概算することができます。

P_L(DCR) = I_L(AVG)² × DCR

ここで、I_L(AVG)はインダクタを流れる平均DC電流です。ステップダウンコンバータの場合、平均インダクタ電流はDC出力電流です。DCRの振幅はインダクタ抵抗電力損失にじかに影響しますが、この電力損失はインダクタ電流の2乗に比例するため、DCRを最小化することが重要となります。

平均インダクタ電流(上記の式を参照)を使用してP_L(DCR)を計算すると、インダクタ電流の三角形状のため、実際に発生するより多少少ない損失が予測されます。このアプリケーションノートの前半で説明したMOSFET伝導損失の計算と同様に、インダクタ電流波形の2乗を積分すると、より高精度の結果が得られます。より高精度ですが、より複雑でもある式は次のようになります。

P_L(DCR) = [I_L(AVG)² + (I_P - I_Y)²/12] × DCR

ここで、I_PおよびI_Vはインダクタ電流波形のピークおよびバレー点です。

コア損失

インダクタのコア損失は、伝導損失より簡単でなく、測定がより難しくなります。コア損失は、コア内で変化する磁束の直接的な結果であるヒステリシスと渦電流損失で構成されています。SMPSでは、平均DC電流がインダクタ内を流れますが、インダクタにかかるスイッチング電圧のACバリエーションに起因するリップル電流によって、コア内の磁束の循環的な変化を引き起こします。

ヒステリシス損失は、各ACハーフサイクルのコア磁気双極子の再配置で消費される電力に由来し、磁場極性の変化時に双極子同士が摩擦するときの｢摩擦性」損失として見なすことができます。周波数と磁束密度に直接比例します。

反対に、渦電流損失は、コア領域にある時間変化する磁束によって発生します。ファラデーの法則によれば、コア内の時間変化する磁束は時間変化する電圧を生成します。次に、この変化する電圧によって、局在化した電流が発生し、コア抵抗性に依存するI²R損失を生成します。

コア材料は、コア損失の振幅に大幅に関与し、複数の材料タイプが利用可能です。SMPSインダクタによく使われる粉体コアの場合、molypermalloy powder (MPP)コアは、最も低いコア損失を持ち、鉄粉コアは低コストですが、通常、最大の損失を持つ傾向があります。

コア損失は、コアの磁束密度(B)のピーク変化を計算し、次に、インダクタまたはコアメーカー(可能な場合)によって提供されるB (コア磁束)対コア損失(および周波数)のプロットを参考にして概算することができます。ピークBは、複数の方法で計算することができ、多くの場合、インダクタのデータシートのコア損失曲線の横に式が記載されています。

別の方法として、コアの面積と巻数が既知の場合、次式でピークコア磁束を概算することができます。

ここで、Bはピークコア磁束(gauss)、Lはコイルインダクタンス(Henry)、ΔIはピークトゥピークインダクタリップル電流(amp)、Aはコア断面積(cm²)、およびNは巻数です。

データシートのダウンロードや部品情報の調査にインターネットの使用が増えており、一部のメーカーは、電力損失の概算に役立つ対話型のインダクタ電力損失ソフトウェアを提供しています。これらのツールは、アプリケーション回路の損失のすばやい概算を示すことができます。たとえば、Coilcraftは、いくつかの値を単に入力するだけで、選択されたシリーズのインダクタのコアおよび銅損失を概算する、オンラインのinductor core and winding loss calculatorを提供しています。

コンデンサの損失

理想的なコンデンサモデルと違って、コンデンサの実際の物理的特性は複数の損失メカニズムを発生させます。これらの損失は、SMPS効率を少しずつ減少させます。その理由は、コンデンサが電圧を安定化させて入力および出力ノイズ(図1)をフィルタするためにSMPSの電力回路で使用されているためです。これらの損失は、直列抵抗、リーク、および誘電損失の3つの損失現象で特徴付けられます。

コンデンサの抵抗損失は明白です。各スイッチングサイクル時に電流がコンデンサに流入/流出するため、コンデンサの金属端子およびプレートの固有抵抗(R_C)は、抵抗電力損失を消費します。リークは、コンデンサの絶縁(R_L)の(非常に高いが)有限の抵抗によって、コンデンサの｢両端に」流れる小電流として説明されます。誘電損失は、より複雑で、AC電圧の印加時に誘電性分子がコンデンサの変化する電界によって偏極したときに消失されるエネルギーを含みます。

これら3つの損失はすべて、コンデンサの標準損失モデルに表されており(図9の左側)、抵抗を使用して各損失メカニズムを示しています。コンデンサに蓄えられたエネルギーに対する、各損失で提示される分数の電力損失は、損失係数(DF)、または損失角正接δと呼ばれます。各損失メカニズムのDFは、各損失メカニズムがそれぞれモデルに挿入されたときにコンデンサのインピーダンスの実数部を虚数部と比較演算して求められます。

損失モデルの簡略化のために、図9の接触抵抗、リーク、および誘電損失は、｢等価直列抵抗」(ESR)と呼ばれる個別の有効電力損失要素に一括されます。ESRは、コンデンサの全有効電力損失に関与するコンデンサのインピーダンスの部分として定義されます。

コンデンサのインピーダンスモデルを数学的に操作し、ESR (結果の実数部)を解くと、ESRが周波数依存であることがわかります。この依存性は、以下の簡略化したESR式で検証されます。

ここで、DF_R、DF_L、およびDF_Dは、それぞれ接触抵抗、リーク、および誘電損失の固有損失係数です。

この式を使用し、印加する信号の周波数が増大すると、高周波数で接触抵抗が優勢になる特定のポイントまで、リーク損失と誘電損失の両方が減少することが観察されます。このポイント(式では示されていない)を超えると、超高周波数ではESRがAC電流の表皮効果によって増大します。

多くのコンデンサメーカーは、周波数におけるESR値を特徴付けるプロットを提供しています。たとえば、TDKは、自社の大部分のコンデンサ製品のESR曲線を提供しており、ESR値は対象のスイッチング周波数でこれらのプロットを参照して得ることができます。

しかし、ESRのプロットが入手可能でない場合は、コンデンサのデータシートに記載された総DF仕様を使用してESRをおおざっぱに概算することができます。このDFは、コンデンサの総DF (すべての損失要素を含む)です。ESRは次式で概算されます。

P_CAP(ESR) = I_CAP(RMS)² × ESR

I_CIN(RMS) = I_OUT/V_IN × [V_OUT (V_IN - V_OUT)]^1/2

明らかに、コンデンサの電力損失を最小化するには、低ESRコンデンサが最良です。より大きいリップル電流を持つSMPSは特に、低ESR容量の恩恵を受けます。また、ESRが出力電圧リップルの原因であるため、低ESRコンデンサを選択すると、効率の改善のみよりも格段に大きい利点が提供されます。

一般に、異なるコンデンサの誘電材料が一定レベルのESRによって特徴付けられています。経験則として、特定のコンデンサと電圧定格の場合、アルミニウム電解およびタンタルコンデンサは、各セラミック姉妹製品よりも高いESR値を示します。ポリエステルおよびポリプロピレンコンデンサのESRは通常、中間となりますが、これらのタイプは、適切な容量値が大き過ぎるケースサイズを要求するため、SMPSで一般的に使用されません。

特定のコンデンサタイプの場合、容量が大きくてDFが低いほど、ESRが低くなります。多くの場合、ケースサイズが大きいほど、ESRも低くなりますが、電解タイプの場合、これには、直列容量の増加が伴います。セラミックコンデンサは、このトレードオフの傾向が少なくなります。また、コンデンサ電圧定格が低いほど、特定の容量のケースサイズでESRが低くなる傾向があります。

このアプリケーションノートの最初のバージョンはPower Electronics Technologyのウェブサイトに2回シリーズで、それぞれ2007年5月13日と2007年5月29日に掲載されました。