1Gspsを取込むADC

MAX104は2.2GHzを超えるアナログ入力帯域幅信号を8ビット分解能で処理します。このデバイスは高周波、高帯域幅のディジタル通信レシーバ、ディジタルオシロスコープおよび高速データアクイジションシステムにおける性能標準を更に一段と高い新しいレベルに確立します。

MAX104は、DCから2.2GHzまでの広帯域幅アナログ入力信号の高精度なディジタル化をサポートする高速 ディジタイザを備えた高帯域幅のトラック/ホールド(T/H)アンプ(図1)を集積化した高速シリコンモノリシックアナログディジタルコンバータ(ADC)です。このデバイスは、マキシムのGST-2ギガスピードシリコンバイポーラプロセス技術に基づいて製造されています。この高速、セルフアライメントのダブルポリシリコンプロセスは高密度、高性能回路用に開発されています。性能のより低いマキシムのGST-1プロセスに組込まれているトレンチ絶縁などの数多くの特徴がこのプロセスに採用されています。

図1. この簡略化ブロック図は、高速ディジタイザを備えた高帯域幅のT/HアンプがMAX104内部でどのように集積化されているかを示します。

MAX104の卓越した性能パラメータの多くは集積回路プロセス(NPNトランジスタに適用する27GHzのトランジェント周波数、3メタル相互配線システム、小型のダイサイズおよびレーザトリミングされた高精度のニッケルクロム(NiCr)薄膜抵抗など)で実現可能ですが、その功績の多くは高効率で効果的なADC回路方式を追求するマキシムの設計チームの開発努力によるものです。

数百メガヘルツ以上の信号をサンプリングする殆どの高速ADCの入力帯域幅は、ノイズ性能を改善するために最大サンプリング周波数以下に制限されています。その一例が信号対ノイズ比(SNR)です。この制限された入力帯域幅のために、入力スペクトルにおいて処理対象となる帯域幅が入力帯域幅よりも高いアプリケーションでは使用が不可能になる場合があり、アンダーサンプリング方式が必要になります。更に、変換動作中に入力信号が急激に変動すると、有効ビット数(ENOB)とSNRが劣化します。MAX104に内蔵されている2.2GHzのフルパワー帯域幅T/Hアンプ(図2)はダイナミック性能を大幅に向上し、非常に高い変換レートで高速アナログデータのより高精度な取込みをサポートします。

図2. 入力振幅の関数として示すMAX104のフルパワー帯域幅

バンドギャップ電圧リファレンス

MAX104は+2.5Vの内部高精度バンドギャップ電圧リファレンスを特長としており、バンドギャップ電圧リファレンスの出力端子(REFOUT)を内部リファレンスアンプの同位相入力(REFIN)に接続することで起動できます。このアンプの負入力は、リファレンスグラウンド(GNDR)に内部接続されています。

REFOUTポートは外部デバイスに対して2.5mAまでの電流を供給できます。(2ギガサンプル/秒、即ち2Gspsのサンプリングレートを達成するために)インターリーブ動作用に構成する2個のMAX104を駆動する上で、これは十分な電流量です。バンドギャップリファレンスソースは内部補償されているので、REFOUT接続にバイパス部品の外付は必要ありません。

内部電圧リファレンスを無効にするときには、REFOUTをフローティング状態にして外部の高精度電圧リファレンスをREFINピンに接続します。内部電圧リファレンスを使用して、MAX104のフルスケール範囲を調整できます。

MAX104のT/Hアンプ入力回路設計によって入力信号に関する必要条件が緩和され、500mVp-pのフルスケール信号入力範囲がサポートされます。差動入力でフルスケールのディジタル出力を確保するためには、正入力(VIN+)および負入力(VIN-)ピンの間に250mVを加えることが必要です。ミッドスケールのディジタル出力コードは入力が0Vのときに発生します。

ゼロスケールのディジタル出力コードの場合には、負入力(VIN-)を正入力(VIN+)よりも250mV高くする必要があります。MAX104には高性能な差動T/Hアンプが内蔵されているので、ダイナミック性能を全く劣化させずにMAX104をシングルエンド入力構成で使用することが可能です。標準的なシングルエンド構成では、アナログ入力信号が同位相入力パッド(VIN+)においてT/Hアンプ段に結合し、逆位相入力パッド(VIN-)はグラウンドを基準にします。シングルエンド動作は、約0Vを中心にして500mVp-pの入力振幅をサポートします。反射を最小限に抑えて、性能を改善するために、MAX104の特長としてレーザトリミングされたインピーダンスマッチングの50Ω NiCr終端抵抗が入力に内蔵されています。

MAX104の差動およびシングルエンドアナログ入力動作に1Gspsのサンプリングレートを適用し、アナログ入力周波数が125MHz(図3)、250MHz、500MHz (図4)および1GHz (図5)のときのダイナミック性能は殆ど同じであることが下記の図で実証されており、高速ADCアプリケーションで最も厄介な問題の1つである高価格でスペースを占有するシングルエンド/差動信号変換回路の必要性がMAX104では解消されています。したがって、シングルエンド信号ソースの必要なアプリケーションではこの信号を単にVIN+ピンに印加し、グラウンドに接続されている50Ω抵抗を通してVIN-ピンを終端するだけで十分です。

図3. この高速フーリエ変換(FFT)は、1Gspsサンプリングレートおよび125MHzのアナログ入力周波数の条件におけるMAX104のオーバサンプリング性能を示しています。

図4. このFFTは500MHzのナイキスト周波数および1Gspsサンプリングレートの条件でプロットしています。

図5. このFFTは、1Gspsサンプリングレート時にMAX104を使用し、1GHzのアナログ入力周波数がアンダーサンプリング状態の時に測定

MAX104はそのアナログ入力構成と同様に、非常にフレキシブルな入力駆動の必要条件を備えたシングルエンドまたは差動動作用に設計されたクロック入力も特長としています。各クロック入力はレーザトリミングされた内蔵の50Ω高精度NiCr抵抗でクロック終端リターンに終端します。グラウンドから-2V間のどこでもこの終端接続が可能で、標準のエミッタ結合ロジック(ECL)駆動レベルとのコンパチビリティが確保されます。

振幅の小さな正弦波ソースであってもADCの正しい動作が確実に保証されるように、クロック入力はアンプで内部バッファされています。MAX104はシングルエンド動作用に設計されて、振幅が僅か100mVの低位相ノイズの正弦波クロック入力信号を使用する際に優れたダイナミック性能を維持します。

ジッタが最小のクロック駆動を確保するために、低位相ノイズの正弦波ソースをシングルのクロック入力にACまたはDC結合することが可能です。MAX104はクロック終端リターンをグラウンドに接続した状態で1V (2Vp-p)までのクロック振幅に対処可能です。ADCのダイナミック性能は、100mVから1Vまでのクロック信号振幅による影響を本質的に受けません。

クロック終端電圧を-2Vに設定するだけで、標準の差動ECLクロックソースからADCを駆動することが可能です。最高の性能を維持するために、高速な差動ECLドライバを使用してください。

クロック入力をAC結合すれば、クロック入力CLK+とCLK-を正基準のECL (PECL)ロジックレベルで駆動することも可能です。駆動されていないクロック入力をECL V_TT電圧(定格値-1.3V)に接続すれば、シングルエンドECL駆動も利用可能です。

MAX104のもう1つの特長として、出力デマルチプレクサ(demux)回路の内蔵があります。この回路は3つの異なる動作モードを備えています。デマルチプレクサの動作は、2つのTTL/CMOSコンパチブルのディジタル入力であるDEMUXENとDIVSELECTによって制御します。DEMUXENは内部デマルチプレクサの起動またはその解除を行ない、DIVSELECTは3つのデマルチプレクサモード(DIV1、DIV2またはDIV4)のどれか1つを選択します。

DIV2(デマルチプレクサ)モードは、出力データレートをサンプルクロックレートの1/2に下げます。デマルチプレクサ出力は、データレディクロックの立上がりエッジでメインおよび補助出力ポートにサンプルが2つ連続するデュアル8ビットフォーマットで提供されます。DIV1非デマルチプレクサ(nondemux)モードは、1秒当たり500メガサンプル(Msps)までのサンプリング速度によるMAX104の動作をサポートします。このモード時には、内部デマルチプレクサがディセーブルされ、サンプルデータはメイン出力ポートだけに送られます。消費電力を抑えるために、補助ポートは2つの個別入力(AUXEN1とAUXEN2)によってシャットダウンできます。ロジックPECL電源(V_CCO - 2V)に接続されている外部50Ω終端抵抗を全ての補助出力ポートから取外すと、更に電力が節減されます。

特殊な間引きされたデマルチプレクサ出力モード(DIV4)時に、MAX104は入力サンプルを1つ置きに放棄し、入力サンプリングレートの1/4でデータを出力します。低速な出力データレートでシステムをデバッグするときに、このモードが特に役立ちます。入力クロックが1GHzのとき、このモードの有効出力データレートは250MHzに下がります。

内蔵のデマルチプレクサに加えて、MAX104は正しいインターリーブ動作用に複数個のADCを同期化することが可能なデマルチプレクサリセット回路も内蔵しています。その上、リセット信号は外部デマルチプレクサを同期させるための外部デマルチプレクサリセット出力として現れます。

更に、MAX104は制御された低インピーダンスラインの駆動用としてADCを最適化する、ラッチされた差動PECL出力を備えています。このPECL出力には+3V～+5.25VのDC電源電圧が供給されます。MAX104のPECL出力は通常、並列50Ω終端抵抗でV_TT = V_CCO - 2V (PECL終端電圧)に終端します。

メインポート出力はP0～P7 (LSB-MSB)、そして補助出力ポートはA0～A7とラベル表示されています。出力DREADY+およびDREADY-はデータレディの真およびコンプリメンタリ出力で、データクロックを供給します。

これらの信号ラインはメイン出力ポートから補助出力ポートに出力されるデータのラッチに使用し、更にデマルチプレクサや高速メモリデバイスなどのダウンストリームディジタル回路への同期クロックの供給にも使用します。データの変更は、DREADYクロックの立上がりエッジでトリガされます。

出力OR+およびOR-はオーバレンジの真およびコンプリメンタリ出力です。出力RSTOUT+およびRSTOUT-はリセットアウトの真およびコンプリメンタリ出力で、ダウンストリーム回路のリセット用として供給されます。

MAX104は、Amkor/Anam社(米国アリゾナ州チャンドラー)から供給されるサイズが25mm x 25mmの192接点のエンハンスドスーパーボールグリッドアレイ(ESBGA)パッケージで提供されます。MAX104は1対2のデマルチプレクサ機能を内蔵しており、2ポート上でデータレートが500Mbpsに低速化されます。パッケージはハンダボールとボンドワイヤ間で50Ωマイクロストリップの相互配線を特長としており、高い入力/出力(I/O)動作周波数をサポートします。更に、このパッケージは大量のハンダボールを電源およびグラウンド専用にすることが可能です。厚さが僅か1.4mmで1.27mmピッチであるこのESBGAパッケージは回路基板スペースを節減すると同時に、優れた熱特性も備えています。数多くのアプリケーションでヒートシンクなしにMAX104を使用できます。

MAX104は高速データアクイジション(DAQ)アプリケーションなどのように高速動作信号から瞬時値を捕捉したり、複雑な高周波、高帯域幅信号をディジタル化するために高速サンプリングレートが要求される数多くのアプリケーションに最適です。その一例がディジタル基地局用の広帯域ディジタルレシーバです。この場合には、300MHzを超える信号帯域幅がレシーバの中間周波数(IF)段を通過して復調器に送られることを考慮に入れます。この時点で情報帯域幅はフィルタ処理および増幅された後でADCフロントエンドに入力されます。ブロックまたはダイレクトダウン変換と呼ばれるこの方式では、ディジタル変換信号の歪みと非直線性を防止するために、ADCの入力帯域幅が十分に平坦であることが要求されます。このように生成された高速データストリームはディジタル復調器に転送され、ここで個別チャネルの分離と変調された情報の抽出が行なわれます。

ADCのアプリケーション

ナイキスト周波数よりも低い入力周波数(例えば、125MHzおよび250MHz)そしてナイキスト周波数を十分に上回る入力周波数(例えば、1GHz時の動作)でMAX104は非常に優れたSNRとスプリアスフリーダイナミックレンジ(SFDR)を備えているので、オーバサンプリングおよびアンダーサンプリングの8ビットディジタル通信アプリケーション用コンバータとして最適です。例えば、MAX104は125MHzのアナログ入力周波数時に47.4dBのSNRおよび68.9dBのSFDR性能を備えています。ツートーン性能は同じテスト周波数で-57.7dBと非常に優れています。

もう1つの最適なアプリケーションとして、DAQ計測装置とシステムがあります。これらは解析対象となる回路内部の各種ノードで検出される信号波形をサンプリング、解析および表示するように設計されたシステムです(例えば、高速マルチチャネルディジタルオシロスコープなど)。ADCはディジタルサンプリングオシロスコープ(DSO)のフロントエンド回路で使用されます。場合によっては、複数個のコンバータを時間的にインターリーブして、有効サンプリング周波数を高くします。マキシムの新しい600Msps/1.5GspsコンバータのMAX106/MAX108はサンプリング速度を下げたり、高速化するオプションを設計者に提供します。

DAQアプリケーションで重要なデータコンバータ仕様としてアナログ信号入力帯域幅、利得平坦性、ENOB性能、そして低い準安定性クロックサイクル発生率が挙げられます。差動コンパレータ設計とそのデコーディング回路によって、サーモメータバブルやスパークルコードなどのアウトオブシーケンスコードエラーが低減され、1/10¹⁶の非常に低い準安定状態クロックサイクル発生率が提供されます。エラーによって誤ったフルスケールまたはゼロスケール信号が出力される他のADCとは異なり、MAX104はそのエラーの大きさを1 LSB以下に維持します。

更に、この高速ADCは非常に優れた積分非直線性(INL)および微分非直線性(DNL)パラメータ値を達成しており、単調増加性動作を保証しています。トリミング後、MAX104は±0.25 LSBの非常に低いパラメータ値を示します(図6、7)。

図6. MAX104の標準積分非直線性

図7. MAX104の標準微分非直線性

同様のアーティクルが｢Microwaves and RF｣の1999年3月号に掲載されました。