AN-2509：AD8042 オペアンプを使用した電圧出力DAC および電流出力DAC 用シングルエンド／差動変換器

回路の機能とその利点

シングルエンドの信号処理では、信号源からデータ・アクイジション・インターフェースに至るまでシステムを通じて1 本のワイヤで配線の引き回しが行われます。測定される電圧は、信号とグラウンドの間の電位差です。しかしながら、グラウンド・インピーダンスがゼロになることは決してないため、グラウンドのレベルは場所によって異なることがあります。そのため、シングルエンド入力を用いる際、特に、信号配線パターンが長く、グラウンド電流に大きなデジタル・トランジェントがある場合には、誤差が生じる可能性があります。シングルエンドの信号線は、アンテナとして作用し電気的な動作をピックアップするため、ノイズ・ピックアップの影響を大きく受けます。シングルエンド入力の場合、信号と干渉ノイズを区別する方法はありません。グラウンドとノイズに関する問題の大半は、差動信号処理を行うことで解決できます。

差動信号処理では、信号源からデータ・アクイジション・インターフェースまで2 本の信号ワイヤでつながれます。これにより、シングルエンド接続による問題をどちらも解消できます。送信グランド・プレーンと受信グランド・プレーンの間のノイズはコモン・モード信号として作用するため、大幅に減衰されます。ツイスト・ペア・ワイヤを用いればノイズ・ピックアップはコモン・モード信号として検出されるため、これもレシーバで大幅に減衰されます。差動伝送のもう1 つの利点は、差動信号の振幅はこれと等価なシングルエンド信号の2 倍となるため、ノイズ耐性が増加することです。

本稿では、電圧出力DAC または電流出力DAC のいずれにも適応できる差動ドライバについて説明します。ドライバは、交差結合差動ドライバとして構成されたデュアルAD8042 オペアンプをベースとします。AD8042のレールtoレール出力段は両レールから30mV 以上離れた範囲内で動作し、入力段は負電源（この回路ではグラウンド）の200mV 下から正電源の1V 下の範囲内で動作できます。更に、AD8042 は160MHz の帯域幅を備え、セトリングが高速であるため、出力ドライバとして最適です。

電圧出力DAC は、nanoDAC^®ファミリの製品である12 ビットAD5620 です。このDAC は5ppm/ºC のリファレンスを内蔵しており、8 ピンのSOT-23 またはMSOP パッケージを採用しています。電流出力DACは12 ビットのAD5443 で、10 ピンMSOPパッケージを採用しています。

これら2 つの回路は、工業用CMOS DAC から差動信号を生成するための、費用効率が高く、低消費電力、小ボード面積のソリューションです。どちらの回路も+5V の単電源で動作します。

回路の説明

図1 に示す回路は+5V 単電源で動作し、AD5620 電圧出力DACを使用しています。DAC への入力はSPI ポートで制御されます。DAC の出力は0V～+5V の範囲で振動します。DAC のオンチップ・リファレンス（+2.5V）を用いてAD8042 差動ドライバ回路のコモン・モード電圧が設定されます。このリファレンスの温度係数は5ppm/ºC です。

V−の出力は、+2.5V のコモン・モード電圧を中心とした反転DAC 出力です。帰還ネットワークおよびU2-B によりV+の電圧はV−に対し位相が180º 反転します。ドライバの入力および出力の波形を図2 に示します。差動出力は各レールから約30mV 以上離れた範囲内のみが可能です。そのため、DAC が各レールから約30mV 以内の領域で動作する場合は一定のクリッピングが生じます。

図3 に示す回路も+5V 単電源で動作し、AD5443 電流出力DACを、IOUT2 ピンが+2.5V、VREF ピンがグラウンドにそれぞれ接続されたモードで使用しています。ADR444 高精度4.096V リファレンスおよび分圧器ネットワークを用いて、DAC のIOUT2ピン用の+2.5V および出力ドライバ段用の+3.75V コモンモード電圧を生成します。

これらの条件下でU2-A の出力は+2.5V～+5V の範囲で振動します。ドライバの差動出力は正レールから約30mV 以上離れた範囲内のみが可能です。そのため、DAC が正レールから約30mV以内の領域で動作する場合は一定のクリッピングが生じます。図3 の出力ドライバ段に対応する入力および出力の波形を図4に示します。

このシングルエンド／差動変換器段の帯域幅は通常、10MHz です。しかし、最大出力周波数はDAC の更新レートで決まり、このレートはAD5620 で125kSPS、AD5443 で2.5MSPS です。サンプリング理論によれば、最大出力周波数は最大更新レートの約1/3 に制限されます。

ここで説明した回路で目標とする性能を実現するには、優れたレイアウト、グラウンド処理、デカップリングの手法を用いる必要があります（チュートリアルMT-031およびチュートリアルMT-101 を参照）。