AN-1387: 入力過電圧保護オペ・アンプ ADA4177 ファミリー採用時の設計上の考慮事項
はじめに
アナログ・デバイセズは、長年にわたり高精度で高速なオペ・アンプの技術革新に取り組んできました。一部の技術革新では速度やノイズを維持するか、改善した上で消費電力を低減することを目的とし、別の技術革新ではオフセットや熱ドリフトを低減し、電源やコモンモード電圧の変動を除去して精度を向上させることを目的としています。
最新の技術革新では、アンプの通常動作に関連のない環境要因にも対応するようになりました。例えば、アンプのフロント・エンドへの電磁干渉（EMI）除去機能および過電圧保護（OVP）機能の統合があります。
外部ノイズ源の除去には、緊密に配置されたスイッチング・デ バイスの電磁干渉および無線周波数干渉の影響や、WiFi、携帯無線機、携帯電話などのモバイル通信機器からの無線通信信号が含まれます。EMI フィルタリング成分の統合および仕様は多くのアンプ設計の特徴になっています。これはアナログ・デバイセズが積極的に取り組んできた内容の 1 つです。
同様に、オペ・アンプの入力を正の電源レールを上回る電圧と負の電源レールを下回る電圧から保護することも、これらの革新の目標となっています。
アナログ・デバイセズは、1994 年に OPx91 ファミリーをリリースしてから OVP アンプの導入で市場をリードしてきました。これは、OVP が内蔵された業界初のアンプで、過電圧発生時に最大 10 V の過電流保護を提供します。2008 年にリリースした ADA4091 ファミリーのオペ・アンプでは OVP の性能レベルが 25 V に向上しました。2011 年には、ADA4096 ファミリーのリリースにより 32 V の OVP が達成され、現在でも内蔵保護機能の標準となっています。
2014 年の ADA4177 ファミリー（ADA4177-1、ADA4177-2、ADA4177-4）のリリースにより、アナログ・デバイセズの内蔵OVP ソリューションは初の低ノイズ、高精度オペ・アンプになりました。また、OVP の使用時に入力電流が正の電圧レールをポンプ・アップするのを防止する機能や、ミキサーへの内蔵 EMI フィルタの追加などが OVP ソリューションに追加されました。
ADA4177 ファミリーは、オペ・アンプの堅牢な動作の新たな基準を打ち立てます。このアプリケーション・ノートでは、ADA4177 でのOVP 機能の応用方法について説明します。また、新しい OVP により入力への過電流を防止し、自己過熱を制限した上で保護範囲を広げる方法について説明します。
ADA4177 電流制限ありと電流制限なし
図 1 に、過電圧時に ADA4177 の入力電流を測定する際に使用するテスト回路を示します。アンプはユニティ・ゲインになるように配置され、入力バイアス電流の測定中に正の入力が電源の上下 15 V を掃引します。
図 2 には、ADA4177 と標準の高精度オペ・アンプを 5 V 電源でテストした結果を示します。20 V では、ADA4177 の入力電流は標準オペ・アンプの 1/3 になります。入力電流をさらに制限するには、外部直列抵抗を追加します。この抵抗を追加することで、抵抗の熱ノイズとアンプの入力ノイズの合計 rms だけシステムの入力ノイズが増加します。ADA4177 ノイズ仕様は、内部過電圧回路の最小限の影響を含んでいます。
過電圧時の電源の保護
オペ・アンプの入力を過電圧から保護する一般的な方法の 1 つとして、入力ピンから正の電源と負の電源の両方に接続した小信号またはショットキー･ダイオードを使用する方法があります。この方法の簡略図を図 3 に示します。ショットキー･ダイオードのターンオン電圧は 0.4 V で、これは小信号ダイオード のターンオン電圧よりも約 0.2 V 低い値です。この相対的な違いにより、過電圧が発生したときのオペ・アンプの内部 ESD ダイオードのターン・オンが防止されます。
ROVP 抵抗を追加することで、熱ノイズの増加によるトレードオフが発生して電流制限成分が追加されます。このソリューションの詳細な分析と制限事項については、技術文献の過電圧保護機能を集積化したロバストなオペ・アンプを参照してください。
このソリューションは、オペ・アンプの入力に電流が流れないようにルーティングすることで機能します。ただし、電流が電源に注入された場合、適切なソリューションは関係しているアプリケーションと回路によって決まります。電源が低ドロップアウト（LDO）レギュレータの場合、VCC と VEE は電流を一方向にルーティングするように設計します。図 4 に、出力電圧が次式で求められる低ドロップアウト・レギュレータの代表的な概念図を示します。
MP1 は、電源から供給できる電流の量を増やすように設計された直列パス PMOS トランジスタです。VOUT は電流をシンクするように設計されていないと推測されます。このため、図3 に示す過電圧保護によって電源に電流を注入すると、電流がR1 および R2 分圧器を通過し、過電圧とともに電源が直線的に増加します。
電源が投入されているときに過電圧が発生した場合、電源電圧がシステムの設計動作電圧を超えることがあります。システムの電源が投入されていないときに過電圧が発生した場合、OVP電流により意図せずにシステムの電源が入ることがあります。ADA4177 には、正の過電圧が電源をポンプ・アップするのを防止する内部回路があります。
図 5 に、ADA4177 の正の入力の概念図を示します。VIN が VCC を超えた場合、電流制限 FET である J1B は過電圧電流を QP1 のエミッタに供給します。この電流は、過電圧電流が正の電源ではなく、負の電源にルーティングされるように QP1 の電流ゲイン（または β）を介して分割されます。
電流制限抵抗を使用した、OVP 使用時の入力 OVP 保護範囲の拡張と自己過熱の最小化
ADA4177 の入力は、電流制限 JFET を備えています。これらのJFET は、過電圧または差動エラー時にアンプに流れる電流を制限し、デバイスの堅牢性と信頼性を向上させます。ただし、通常動作時の入力ノイズを最小限に保つには、これらの FET を大きくする必要があります。
一部のアプリケーションでは電流制限を小さくすることが求められますが、この方法では必ずしもそのような小さい電流制限を実現できるとは限らないことが、技術的なトレードオフです。図 6 に示すように、10 V の過電圧（OV）で正の入力は約 7.5 mAシンクします。消費電力（PD）は、次式で計算します。
PD = 10 V × 7.5 mA = 7.5 mW
θJA が 158 W/°C の場合、温度は約 12 °C 上昇します。すべての制御入力が無期限に過電圧状態に晒される可能性がある状態で ADA4177-4 を使用した場合、消費電力によりジャンクション温度が最大値である 150 °C を超える温度まで急速に上昇します。
すべての入力が長時間にわたって（> 500 ms）同時に過電圧になる場合、制限抵抗を入力に直列接続する必要があります。この抵抗は、デバイスの過電圧範囲を広げるだけではなく、過電圧時の電力負荷も共有します。図 7 に、32 V 過電圧が 2 つの正の入力に印加された場合と、4 つの正の入力に同時に印加された場合の ADA4177-4 の消費電力を示します。図 7 に、2 つまたは 4 つの入力に 32 V の過電圧が印加された場合のADA4177 の消費電力と入力直列抵抗の関係を示します。
図 8 に、同じ過電圧時の ADA4177-4 の温度上昇を示します。θJA が 158 °C/W と仮定してチップ温度の上昇を計算しています。図 7 に示す消費電力と同じようにプロットしました。
例えば、2 kΩ の抵抗を正の入力に直列で挿入した場合、過電圧時の ADA4177 の消費電力が 1/2 になり、通常運転時のシステムのノイズ増加量は約 1 nV/√Hz になります。この抵抗を追加すると、過電圧時の温度上昇が制限されます。この抵抗を追加しないと、4 つの入力すべてが過電圧状態に晒された場合、温度は約 150 °C まで上昇します。外部抵抗がある場合、温度上昇は 75 °C に制限されます。同様に、2 つの入力が過電圧状態に晒されると、抵抗なしで温度上昇は約 70 °C に達します。抵抗がある場合、温度上昇は 40 °C に制限されます。
さらに、外部抵抗が過電圧負荷の一部を共有するため、過電圧保護範囲が 32 V から 50 V に増加します。
参考資料
Modica, Eric and Michael Arkin.過電圧保護機能を集積化したロバストなオペ・アンプ アナログ・ダイアログ、46-02、2012 年 2 月.著者
