FAQ
AD7718 - FAQ
コンバータのアナログ部とデジタル部の分離
Q: 回路のアナログ部とデジタル部分離したいと考えています。 アナログ用とデジタル用で全く別の電源を用意し、コンバータのREF+、REF、 AINはアナログ電源に、VDD/GND/通信インターフェースはデジタル電源に、というような配線をしても問題ないでしょうか。
A: VDDはアナログ電源とすることをお勧めいたします。またREF+/REF/AINにはGND 0.3V ≤ (REF+, REF, AIN) ≤ VDD+0.3Vの制限がありますので、別電源とした場合、この制限を越える状態が発生しないように注意してください。
完全差動型のADCをシングルエンドのアナログ入力信号で駆動したい
Q: 完全差動型のADCでは、データシートによると、シングルエンドのアナログ入力信号の場合は、差動変換ドライバの使用が推奨されています。シングルエンド信号を直接A/Dコンバータ入力端子(IN+)に接続した場合、ADCコードはどのようになりますか?(2の補数で出力されないのでしょうか?)
A: 完全差動型の入力構成で設計されているADC、たとえばAD7690では、本来はシングルエンド入力信号に対しての使用を推奨する製品ではありません。AD7690のデータシートにもありますようにコモンモード入力レンジはVref/2までしかなく、仮に"-入力"をGNDに接続して+側にシングルで入力した場合、5Vリファレンス使用時に、入力信号電圧2.5Vまでしか精度が保証されません。基本的にADC内部で信号がシングルか差動かを判別するロジカルな機能はなく、出力データフォーマットは一定です。
未使用ロジック入力は?
Q: /CONVSTやALERT、/BUSY信号を使用しない場合の処理を教えてください。
A: 未使用ロジック入力はノイズの影響でエッジが発生することを避けるためPull upなどでLOGIC high固定してください。
内蔵アンプをEnableにすると変換誤差が大きくなる
Q: AIN3にADCの基準電圧を接続し、AIN1に、アナログ入力電圧を入れております。(AIN1(-)とAIN3(-)は未使用) ADCの内部バッファ有効とすると、AD変換結果が入力電圧より下がり、バッファを無効にすると、正常にAD変換され、アナログ入力電圧値とイコールになります。バッファ有効でも、AIN1(-),AIN3(-)を接続すると、正常に変換されます。
A: 二つ可能性があります。ADCの各入力ペア(AIN1+ / AIN1-、AIN2+ / AIN2-, AIN3+ / AIN3-)は差動入力となっていますが、この各入力をバッファーアンプに通すと、このバッファーアンプの入力のバイアス電流が入力ピンに流れます。 そのため各入力には、バイアス電流のリターン経路が必要になります。各入力に接続される信号源のグランドがこのリターン経路になりますが、これらのグランドがひとつに接続されていないと、誤差が発生します。 次に入力の電圧がどれぐらいかということです。このADCは、内蔵のバッファーアンプや計装アンプ(Instrumentation Amp)を使用しないと(パスさせると)、入力はほとんど0V~電源電圧まで扱うことができますが、これらのアンプを経由するとこの範囲が上下の動作範囲が狭まります。入力してアンプが壊れるということはありませんが、アンプの動作が頭打ちとなり、正確に信号を伝送できません。入力電圧範囲がこの中にかかっていますと、変換のフルスケールが頭打ちとなり、変換誤差となります。この2点を確認してください。
複数入力を持つADコンバータのデータ読み出しの考え方
Q: 例えばAD7798の変換速度 500SPS(470SPS)を使って 搭載された3CH分の変換を行いたいのですが シングル変換 連続変換 連続読み出しのどれを使っても 500SPS(2mSEC)以上の周期が掛かってしまいます。 tSETTLE(ms)の影響かもしれませんが ADCの読み出しソフトの作り方で、何か良い変換シーケンス等はありますか? 現在、AD7798はマイコンのSPIに接続し SCLK5MHz (200nSEC)で 読み出しを行っています。
A: 一般的なシグマデルタADコンバータは、内部モジュレータとそのあとのデジタルフィルターの関係で、ステップ入力に対しどうしても一定のセトリング時間を必要とします。アナログスイッチで入力の信号を切り替えたとき、この入力はステップ信号となり、それを正確にトラッキングするために、セトリング時間が必要になります。例示されたAD7798の場合500Hzのレートで4mSかかります。したがってスイッチを切り替えてから4mS以上たたなければ、正確な変換結果が得られません。しかしデータレートそのものは500Hzで出力されるので、これを読み取るデジタル側は、2mSより高速に動作します。SCLKは最速でで200nS / サイクルで動作しますので、16ビット読み出しには3.2uS、8ビット書き込みであればその半分で可能です。前後のセットアップやホールド時間、余裕時間を入れても1サイクル5uSで可能です。同じchを連側変換するのであれば、2mSで十分可能です。しかし各chを変換ごとにスキャンするなど、入力を切りかえる動作をした場合は、内部のアーキテクチャ上mS単位のセトリング時間がかかります。この切り替えによるchスキャンを行いたいときは、より高速のシグマデルタADCを使用するか、FastSettlingの機能がついたシグマデルタ(例:AD7731 など)、あるいは入力切り替えに制約のない逐次比較型のADCを使う必要があります。あるいはシグマデルタを3ch使用して常時同じchの変換を行い、データの読み取り側で処理するなどの方法が考えられます。