ADA4960-1はAD9434の理想的なドライバで、ローパス・フィルタを通りADCへ入力するまで完全な差動構成になっているので、優れた高周波数コモン・モード除去が得られ、同時に2次歪積を最小限にする事ができます。ADA4960-1のゲインは外部ゲイン抵抗を変更する事により0 dB ～ 18 dBに設定できます。回路ではフィルタ回路(1.1 dB)とトランス(0.1 dB)の挿入損失を補償し、全体の信号ゲインが2.3 dBになるようにゲインを3.4dBに設定しました。約+5.4 dBmの入力信号はADC入力でフルスケール1.5 V p-pの差動信号になります。

アンチエイリアシング・フィルタは標準フィルタ設計プログラムで設計した3次バタワース・フィルタです。通過帯域が平坦な周波数特性であるバターワ―ス・フィルタを選択しました。3次フィルタは1.05 のACノイズ帯域比を生じますが、Nuhertz Technologies Filter Free (hwww.nuhertz/filter) やQuite Universal Circuit Simulator (Qucs) Free Simulation (www.qucs.sourceforge.net)のようないくつかの無償のフィルタ・プログラムで設計する事ができます。

最良な性能を得るために、ADA4960-1の出力側は差動負荷100 Ωで構成する必要があります。直列抵抗5 Ωはフィルタ容量をアンプ出力からアイソレートします。ドライバ出力側に接続されるADCの入力インピーダンスと整合するために構成された2つの62Ω並列抵抗は、2つの5Ω直列抵抗と接続されることで、ドライバ出力側から見た負荷インピーダンスは101 Ωになります。

ADC入力に接続された直列の5 Ω抵抗は内部スイッチング・トランジェントをフィルタとアンプからアイソレートします。ADCと並列に接続した511 Ω抵抗はADCの入力インピーダンスを低減し、性能をより向上させます。

3次バターワ―ス・フィルタの設計は信号源インピーダンス70 Ω、負荷インピーダンス338 Ω、3 dB帯域幅360 MHzの条件で行いました。プログラムで計算した値を図2に示します。

図2.　ZS = 70 Ω, ZL = 338 Ω, FC = 360 MHzの3次差動バターワ―ス・フィルタ回路 ZS = 70 Ω, ZL = 338 Ω, FC = 360 MHz

回路ではADCの内部容量1.3 pFを2番目のシャント容量（10.01 pF）の値から減算した値の8.71 pFになっています。図1に示すように、この容量は2つの18 pFコンデンサをグラウンドに接続する事により実現しています。この方法により同じフィルタ効果が得られると共に、ある程度のAC同相除去効果も得られます。

表1はシステムの実測性能の一覧です。ここで3 dB帯域幅は290 MHz、回路全体の挿入損失は約1.1 dBです。応答帯域幅を図3に、SNR とSFDRの特性を図4に示します。

図3.　通過帯域平坦性能 対 周波数

1. RTADCとRTADC and RADCの並列接続抵抗の値が200 Ω ～ 400 Ω.になるように外付けADC終端抵抗RTADCを選択する。
2. 経験またはADCデータシートの推奨を基にR_KBを選択する（標準的には5 Ω ～ 36 Ω）。
3. 下記の式を使用してフィルタ負荷インピーダンスを計算する:
   

   ZAAFL = RTADC || (RADC + 2RKB)

4. アンプの外付け直列抵抗_Aを選ぶ。アンプの差動出力インピーダンスが100 Ω ～200 Ωの場合は R_Aを10 Ω以下にする。アンプの出力インピーダンスが12 Ωかそれ以下の場合はRAを5 Ω ～ 36 Ωにする。
5. アンプから見た合計負荷（Z_AL）が個別の差動アンプに適合するように下記の式を使って計算してRTAMPを選ぶ：
   

   ZAL = 2RA + (ZAAFL || 2RTAMP)

6. フィルタのソース抵抗を計算する：
   

   ZAAFS = 2RTAMP || (ZO + 2RA)

7. フィルタ設計プログラムまたは表を利用し、信号源インピーダンス（Z_AAFS）、負荷インピーダンス（Z_AAFL）、フィルタ・タイプ、帯域、次数等のパラメータを使ってフィルタを設計する。DC～fs/2の周波数帯が確実に平坦になるように周波数帯域幅を1/2サンプルイング・レートより約40%高くする。

CAAF2 = 2(CSHUNT2 – CADC)

1. C_AAF2の値をCADCより数倍大きくするために、C_AAF2の値を10 pF以上にする必要があります。これによりCADCの変動に対するフィルタの感度が最小限になります。
2. フィルタが大部分のフィルタ表、フィルタ設計プログラムの制限内に入るようにZ_AAFL 対 Z_AAFS比を約7以下にする必要があります。
3. 寄生容量と部品のバラツキに対する感度を最小限にするためにC_AAF2の値を5 pF以上にする必要があります。
4. インダクタ（L_AAF）は少なくても数nHの適切な値にする必要があります。

このインターフェース回路の中のパラメータはインタラクティブ（相互に作用する）です；従ってすべての主な仕様（帯域幅、帯域の平坦度、S/N比、SFDR、ゲインなど）について回路を最適化する事はほとんど不可能です。しかし応答帯域幅でしばしば生ずるピーキングはR_A と R_KBを変更する事により最小限にする事ができます。

出力直列抵抗（R_A）の値を大きくすると通過帯域のピーキングは減少します。しかしこの抵抗値を大きくすると信号が減衰するので、アンプはADCのフルスケール入力範囲を満足させるためにはより大きな信号を駆動しなければなりません。

R_Aの値はSNR性能にも影響を及ぼします。RAの値を大きくすると（通過帯域のピーキングが減少する一方）、ADCフルスケールを駆動するにはより大きな信号レベルが必要となるのでSNRはわずかに増大する傾向になります。

ADC入力のR_KB直列抵抗はADC内の内部サンプリング容量からの残留チャージ・インジェクションによって生じる歪を最小限にするように選ぶ必要があります。この抵抗を大きくするとピーキングが小さくなります。

しかしR_KBを大きくすると信号減衰が大きくなるので、アンプはADCの入力範囲を満たすためにより大きな信号を駆動しなければなりません。

通過帯域の平坦度を最適化するもう１つの方法はフィルタのシャント容量（C_AAF2）をわずかに変更する事です。

ADCの入力終端抵抗（R_TADC）は通常のADC回路全体として の入力インピーダンスが200 Ω ～ 400 Ω.になるように選択する必要があります。R_TADCを小さくするとADCの入力容量の影響が小さくなり、フィルタ回路が安定になりますが回路の挿入損失が大きくなります。また、R_TADCの値を大きくするとピーキングが小さくなります。

これらのトレードオフのバランスを取ることは多少難しい面があります。この回路では各々のパラメータは同じを重みになっています。従って選択された値は全設計特性のインターフェース性能の代表値となります。別の回路設計ではシステムの要求に応じ、SFDR, SNR又は入力駆動レベルを最適化するために異なる値が選ばれる可能性があります。

この回路の信号は、アンプとその終端抵抗とADC入力の間のコモン・モード電圧を遮断するために0.1 µFコンデンサでAC結合されている事に注目してください。コモン・モード電圧に関する詳細についてはAD9434のデータシートを参照してください。 

受動部品とPCボードの寄生容量に関する考察

この回路も含め、どのような高速回路の性能も適切なPCBレイアウトに大きく依存します。PCBレイアウトには電源バイパス、（必要に応じて）伝送線路のインピーダンス・コントロール、部品配置、信号配線、電源とグラウンド・プレーンが含まれます（しかし限定はされません）。高速のADCやアンプのPCBレイアウトに関する詳細は Tutorial MT-031とTutorial MT-101を参照してください。

フィルタの受動部品には寄生容量の影響を減らすため表面実装型のコンデンサ、インダクタ、抵抗を使用する必要があります。インダクタはコイルクラフト社の 0603CSシリーズから選択しました。フィルタの表面実装型コンデンサは安定性と精度を考慮し5%, C0G, 0402タイプを使用しました。
システムに関する資料についてはCN-0238設計サポート・パッケージ(www.analog.com/CN0238-DesignSupport)を参照してください。