DN1031:与高性能流水线ADC的接口设计
引言
高速ADC采用由快速CMOS开关和采样电容组成的采样保持输入结构。当CMOS开关闭合时，采样电容与其前面的驱动电路共用所储存的电荷（电荷反冲）。随着采样电容及其储存的电荷量的增大，必须对驱动电路给予更多的关注。
流水线ADC通常有几皮法的采样电容。相比之下，高性能16位20Msps LTC®2270高速ADC采用17pF采样电容。 相对较大的采样电容的优点是内部kT/C噪声显著降低，因此信噪比(SNR)更优。缺点是器件变得更难以驱动。每次CMOS开关闭合时，相较于较小的采样电容，较大的采样电容都会将多得多的电荷反冲到驱动器。
驱动器和ADC之间的接口滤波器需要特别注意。不合适的滤波器会降低SNR和SFDR性能。此滤波器必须限制噪声，同时充分解决电荷反冲问题，以保护驱动器和ADC免受反射影响。本设计笔记介绍了如何为LTC2270设计合适的驱动器和10MHz接口滤波器。
驱动器选择
LTC2270 具有出色的84.1dB SNR（折合到输入端噪声为46µVRMS），以及 99dB的基带SFDR。为确保 LTC2270达到最佳性能，ADC驱动器必须能够承受较大的电荷反冲、驱动相对较重的负载并具有较低的宽带噪声。
为使ADC保持低失真，ADC输入端必须采用共模端接，但这给驱动器带来了相当大的负载。此外，驱动器的噪声必须极低。作为参考，若放大器的噪声密度为3nV/√Hz，带宽为10MHz，则其 SNR会降低1dB以上。LTC6409是满足这些要求的一个优秀选择。它提供的驱动和输出摆幅支持实现有效的共模端接，折合到输入端的电压噪声为1.1nV/√Hz。
滤波器设计
高频流水线ADC用于将超宽带宽的信息数字化。LTC2270具有200MHz的全功率带宽，能够对20个奈奎斯特区进行数字化处理，并整合宽带噪声失真、时钟频率和其他射频伪影。
接口滤波器限制了来自驱动器的宽带噪声，但如果设计不当，滤波器也可能降低SFDR性能。为了让驱动器和ADC 达到最佳SFDR指标，请首先遵循以下通用指导原则：
- ADC的输入端应处于低阻抗状态。采样主要是一种共模效应，因此该端接应该是共模端接。
- 驱动器应看到ADC相对较高的阻抗，尤其是在将ADC驱动到满量程时。
- 具有吸收特性（永不开路或短路）的滤波器表现更好。
- 共模终端电容可减轻电荷反冲对驱动器和ADC的影响。包含共模端接并正确解决了电荷反冲问题的滤波器将能优化SFDR。
接口滤波器设计还有其他一些指导原则，尤其是关于布局，但上述的考量因素已经提供了基本方向。图1中的滤波器体现了这些要求，在实验室中表现良好。图2显示了完整接口。
图1. LTC6409 和 LTC2270 之间使用的约10MHz的接口滤波器
图2. 完整ADC接口，包括LTC6409（用作缓冲器）、10MHz低通滤波器和LTC2270
实验室测试
针对特定设计方案开发的滤波器和端接是否适当，必须通过实验验证，因为并不存在适用所有设置的单一规则或公式。实验室测试可确保滤波器能够适应电路的实际情况，例如电路板寄生效应。实验室测试还能证明，电阻性和电抗性端接会对系统失真产生重大影响。
例如，图3显示了使用图2中接口设计所执行的双信号音测试。此外，图4比较了吸收式端接与无输出端接的失真恶化情况。带内SFDR优于100dB，SNR仅下降了0.4dB。实验室结果也可能出现意外的过多噪声或失真。大多数情况下需要进行一定程度的调整。例如，减少带宽可以提高SNR，但失真会加剧。
图3. LTC2270 的双信号音频谱。本底噪声升高的原因是信号发生器
图4. LTC2270 以 20Msps 对2.4MHz 正弦波进行采样的频谱。 （上）当从接口滤波器中移除所有输出端接时，SFDR非常差。 （下）目标滤波器的信噪比和失真性能接近数据手册规格
以下是设计接口滤波器时需要牢记的一些实用规则：
- 滤波器的值和布局保持对称
- 仅使用低失真电容（如COG/NPO、de-Q）或使用低Q滤波电感
- 提供共模滚降
结语
尽管LTC2270有额外的采样电容，但合适的驱动器和10MHz滤波器几乎不会对LTC2270的数据手册指标造成任何影响。LTC6409可以与LTC2270配合使用来对更高频率进行数字化处理，但滤波器设计可能并非简单地将电感与电容按比例缩放替换即可。最后，应通过实验台测试得出经验证据来证明ADC接口的有效性。
作者
