ADIsimCLK
ADIsimCLK
ADIsimCLKTM 是一款时钟设计工具，用于预测ADI公司超低抖动时钟分配和时钟产生产品的相位噪声和抖动。无论是在无线基础设施、仪器仪表、网络、宽带、ATE或其他领域，还是在其它要求可预测时钟性能的应用，ADIsimCLK都能帮助您迅速开发、评估和优化设计。ADIsimCLK 1.70.11版在以前的版本基础上进行了扩展，加入了低抖动时钟发生器AD9528。
ADIsimCLK 1.70.11 版（2024 年 10 月发布）。将 zip 文件存储在本地后，可单击 setup.exe，将其解压缩并运行。请注意：在安装最新版本之前，应先卸载所有旧版本。
关键特性
- 使用外部 VCO 或集成的 PLL/VCO 为 PLL 频率合成器建模
- 分析相位噪声和抖动，包括基准电压源、VCO、环路滤波器和鉴相器的影响
- 执行非线性瞬态分析，以准确确定锁定时间
ADIsimCLK 时钟设计工具向导使设计人员在几分钟之内，就能够看到用于进行模拟时钟分配设计的详细的性能数据。可以在这种交互式环境中，实现时钟电路的优化，并具有类似于电子表格的简单性和交互性。
详细的套件模型可以分析抖动性能（宽带和 SONET 规格）、相位噪声性能、相位噪声影响（ACI/ACR、EVM、相位抖动等），抖动对 ADC 性能的影响（SNR、ENOB）以及准确的时序分析（逻辑分析仪显示）。