分析切換式電源與整流:電晶體時序與升壓電容議題

作者：ADI 核心應用部Abe Ibraheim、Kenneth Armijo、Piyu Dhaker

問題:

當輸入電壓和所需輸出的電壓非常接近時，為何很難獲得穩定的輸出電壓?

Analysis of Switch-Mode Power Supply and Rectification: Transistor Timing & Boost Capacitor Issues

解答:

特別是在高切換頻率下，工作週期若是極大或極小，就會造成違反時序約束的狀況，進而導致系統效能衰減。

摘要

本文是系列專文的第三篇，主要探討常見的切換式電源(SMPS)設計錯誤以及糾正這些錯誤的合適方法。本文目的在說明如何克服DC-DC切換式穩壓器的功率級衍生的複雜性，並專注探討功率電晶體以及升壓電容。工作週期最小與最大的功率電晶體，若是違反時序規範，將導致切換式電源的效能衰減。此外，若是忽略升壓電容，電晶體將無法正常運作。

介紹

在本文中，我們運用降壓轉換器來展示忽視功率電晶體時序規格所產生的效應，以及在移除升壓電容後會產生什麼後果。降壓轉換器工作的詳細介紹，可參閱本系列專文的第一篇《SMPS分析與校正：電感器不合規》。功率電晶體擁有最小開啟時間與最小關斷時間，以對FET電晶體的閘極電容適當地充放電，進而確保電晶體能完全導通與關斷。當忽略時(如為求快速切換)，各種問題就會浮現，像是不穩定的輸出以及切換頻率異常。此外，升壓電容是這些電晶體維持工作的關鍵要素。若是沒有升壓電容，電晶體就沒有足夠的驅動力且無法完全開啟。

什麼是升壓電容?

升壓電容負責維持頂端N通道MOSFET正常工作。如圖1所示，標示橘色的部分。

Figure 1. A block diagram from the LT8610 data sheet demonstrating the function of a boost capacitor. — 圖1 .LT8610 數據表的方塊圖顯示升壓電容的功能

當頂端N通道MOSFET關閉時，開關節點的電位大約和輸入電源相同。表示MOSFET的電源電壓高於閘極電壓(從閘極驅動器輸出)。若正閘極沒有供應高於NMOS的閾值電壓，MOSFET就無法開啟。因此升壓電容用來保持閘極電壓始終高於源極電壓。

忽略升壓電容

設計者若是忽略升壓電容並不能得到明顯的好處，但可能為了減少物料數量與成本而為之，或是純粹只是忘了加入這些元件，但卻不瞭解此種決定的缺點- 升壓電容是不可或缺的元件，可協助晶片為頂端FET閘極提供足夠的電壓使其完全開啟，如圖2所示。

Figure 2. Switch node without boost capacitor. — 圖2. 沒有升壓電容的開關節點

如果頂端FET沒有完全開啟，元件就無法調節輸出電壓。FET會在線性區工作，耗散大量功率並使晶片加熱。

為修正這項問題，設計者必須加入升壓電容。設計者若是不確定該加入多大的電容，則可挑選數據表範例中接近自己應用的電容值。若元件需要升壓電容，而使用者卻忘記加入，就會導致SMPS失效。加入升壓電容會讓頂端閘極驅動器有足夠的驅動力以使FET在飽和區工作，使其作為開關的功能，並為開關節點提供足額的輸入電壓。如圖3所示。

Figure 3. Switch node with boost capacitor. — 圖3. 有加入升壓電容的開關節點

違反最小開啟時間規格

設計者通常不會選擇採用較高的切換頻率來縮小電路板尺寸，以及承擔因開關損耗提高導致功率效率下滑的代價。然而，當元件擁有高頻率以及高降壓比，工作週期就被迫降低，且可能降至低於最小工作週期的門檻。最小工作週期的推算如公式1所示

Equation 1

t_min-on 的定義是輸入電源對電感充電所需的最小時間。切換式轉換器有規範的最小導通時間，設計者必須遵循這項規範以便讓FET正確運作(因為其無法瞬間切換)。設計者可自由選擇切換頻率。然而，當切換頻率太高且降壓比過大，導通時間就會被迫降低至最小值以下。

當導通時間低於最小值，電感電流在一個週期內的放電速度就會快過充電速度。當開始一個新週期，新的起始點會低於前一個週期的起始點，如此情況稱為電流下垂。最終，電流與輸出電壓下垂幅度會縮至極小幅度，使元件內部產生較大的工作週期(及更高的導通時間)以調節輸出電壓，如圖4所示。

Figure 4. Violated minimum on-time current waveform. — 圖4. 不合規的最小導通時間電流波形

電感電流漣波的下垂現象也反映在轉換器的輸出電壓上。輸出電壓漣波含有的雜訊越嚴重，就會影響到敏感的負載，並致使EMI性能下降。圖5顯示此種影響。

Figure 5. Violated minimum on-time output waveform. — 圖5. 不合規的最小導通時間輸出波形

這項問題有一個簡單的解決辦法。由於導通時間主要受到切換頻率所影響，設計者可藉由降低頻率來修正這項問題。須付出的代價則是需要更大的功率級元件，主要是更大的電感。降壓轉換器改善的功能性反映在週期間的持續導通時間，以及穩定電流漣波，如圖6所示，以及圖7所示的穩定輸出漣波。

Figure 6. Stable current ripple. — 圖6. 穩定電流漣波

Figure 7. Stable output ripple. — 圖7. 穩定輸出漣波

違反最小導通時間規範

有些應用可能需要小降壓比，但須承擔的風險就是可能會違反轉換器最小導通時間的規格。 t_min-off最小關斷時間是 t_min-on,最小導通時間的補數，是指輸出電源沒有對電感充電的最小時間。和導通時間的要求一樣，SMPS必須關閉一段時間以確保FETS的功能正常(允許妥善充電)。當要求的工作週期大於允許的最大工作週期(如公式2所示)時，此種情況就會導致違反最小關斷時間的規範。

Equation 2

如果工作週期超過最大值，SMPS即會折返頻率，以避免違反最小關斷時間的規範。此種情況如圖8所示。元件原本是針對2MHz進行設定。

Figure 8. Violated minimum off-time current waveform. Frequency folds back to 335 kHz. — 圖8. 違反規範的最小關斷時間電流波形。頻率折返至335 kHz。

在圖9中，當負載升高時，元件會折返頻率以維持恆定的輸出電壓。元件在0.28 A之前一直在不連續電流模式下運作，因此頻率下降到約495 kHz然後回升到657 kHz。元件在657 kHz的頻率下維持正常運作，一直到消耗0.7安培的電流為止。頻率持續下降以維持正常的輸出電壓，直到消耗約1.4安培的電流。發生此種情況時，元件的頻率無法下降至100 kHz以下(最小規範的反饋頻率)同時又維持輸出電壓，於是輸出電壓開始下降。

Figure 9. Load regulation and foldback frequency. As the load increases, the frequency folds back to maintain a regulated output voltage. — 圖9. 負載調節與反饋頻率。當負載增加時，頻率即會折返以維持穩定的輸出電壓。

這個問題的解決辦法，並不僅只是違反最小導通時間規範這般簡單。由於設計者通常有一個固定的輸入電壓以及固定的輸出電壓，因此無法藉由改變工作週期來達到更長的關斷時間。如果能提供更高的輸入電壓，零件就能在固定的頻率下工作，因為較小的工作週期能阻止元件違反最小關斷時間的規範。如圖10所示，零件會在固定的2 MHz頻率下工作。

Figure 10. Unviolated minimum off-time current waveform. Set frequency is 2 MHz. — 圖10. 未違反規範的最小關斷時間電流波形。固定頻率為2 MHz

相對於最小導通時間，降低頻率的作法到了一定程度的負載後就不再適用。如果設計者無法將切換頻率降至夠低的程度以阻止違反最小關斷時間規範，最好的作法是選擇不同的零件，而該零件必須要能滿足更高工作週期及更短導通時間的要求。

總結

本文介紹一系列常見的SMPS設計錯誤，並專注探討功率電晶體維持正常的功能。要求過高或太低的工作週期會使切換轉換器變得不穩定，導致各種不想要的結果，像是較低的切換頻率、未調節的輸出電壓、以及與電流相關的電感不良效能。此外，忽略升壓電容不僅會阻礙電晶體的正常運作，還可能對負載、電晶體、或晶片本身造成極嚴重的影響。