優化熱設計，提升功率能力——第一部分：基本知識

摘要

隨著電路功率密度持續提升，加之高環境溫度等嚴苛運作環境的存在，熱性能已成為單晶片電源產品日益關注的問題。本文深入探討功率積體電路應用中的通用熱學概念，並對影響整體熱性能的各種因素進行量化熱分析。

引言

單晶片功率積體電路的資料手冊通常會規定兩個電流限值：最大持續電流限值和峰值瞬態電流限值。其中，峰值瞬態電流受整合功率場效應電晶體(FET)的限制，而持續電流限值則受熱性能影響。資料手冊中提供的持續電流限值，是基於典型電壓轉換、室溫條件和標準展示板運作條件得出的。在特定工作環境中，進行有效的熱設計對於確保積體電路可靠承載所需電流非常重要。

本文分為兩個部分：第1部分涵蓋通用熱學概念和晶片級熱設計考量，第2部分則探討影響功率積體電路應用中熱性能的系統級（板載晶片）因素。本文目的在簡明扼要地總結功率元件熱設計中的關鍵注意事項。

熱概念和參數

為了清晰起見，表1列出了穩態電氣參數與熱參數的類比關係。

從穩態角度來看，電氣領域中電流從高電位流向低電位，傾向於選擇電阻更低的路徑。類似地，在熱領域中，熱能從高溫區域向低溫區域耗散，且透過熱阻更低的路徑會產生更大的能量耗散。

在功率積體電路應用中，通常將接面（裸晶）視為熱源，表1中的熱計算公式可調整如下：

• T_J是積體電路接面溫度。
• T_A 是環境溫度。
• P_LOSS 是積體電路功率損耗。
• θ_JA是接面至環境熱阻。

根據公式1，降低積體電路的功率損耗或熱阻，均可幫助減小接面至環境的溫差(ΔT_JA)並改善熱性能。

散熱模式

散熱模式可分為以下三種：

1. 熱傳導： 透過直接接觸散熱。
2. 熱對流：透過周圍流動的流體帶走熱量。
3. 熱輻射：以電磁波的形式散熱。

如圖1所示，在積體電路(IC)應用中，熱傳導通常指的是在IC封裝內部透過PCB銅箔進行散熱。熱對流通常發生在IC或PCB表面與周圍空氣之間。熱輻射無處不在，因為其不需要介質。

計算不同散熱方式的熱阻：

熱傳導：

其中，L是材料長度或熱傳導距離(m)，k是材料的熱導率[W/(m × K)]，而A是材料的橫截面積(m²)。

熱對流：

其中，h是熱傳遞係數[W/(K × m2)]，A_cool是散熱面積(m²)。

熱輻射：

其中，ε是材料的熱發射率，σ是斯特凡-玻爾茲曼常數，A_surf是表面積(m²)，T_surf是表面溫度(K)，而T_a則是環境溫度(K)。

從公式4可見，輻射模式下的熱阻高度依賴於溫度。隨著溫度升高， θ_radi降低，這使得在實際場景中針對性地降低 θ_radi頗具難度。因此，後續章節將重點探討熱傳導和熱對流模式下的熱阻。

簡化熱模型

如圖2所示，現引入簡化的熱模型，以評估系統級（板載晶片）的熱性能。

此模型將 θ_JA分解為四個不同的參數：

• θ_JT (θ_JCtop):積體電路接面至外殼熱阻。
• θ_JB: 積體電路接面至板熱阻。
• θ_TA: 積體電路外殼頂部至環境熱阻。
• θ_BA: 板至環境熱阻。

這些參數之間的關係如下：

θ與ψ的區別

一些資料手冊將θ和ψ值列為熱參數，其中θ指實際熱阻，ψ則表示熱特性值。例如，考慮 θ_JT和ψ_JT：

主要區別在於，公式6假設熱能僅透過積體電路外殼頂部耗散，而公式7假設熱能透過所有可能的路徑耗散。因此，在自然散熱的實際應用中，使用 ψ_JT而非θ_JT來計算接面溫度更為準確：

需要注意的是， ψ_JT並非熱阻，不具備物理意義；其僅僅從系統角度表示 T_J與T_casetop之間的數值關係。此外，ψ_JT無法用於建構熱模型。類似的區別也適用於 θ_JB和 ψ_JB。

積體電路封裝的影響

功率積體電路內部的散熱主要透過傳導方式進行，如公式2所述。表2列出了積體電路封裝中常用材料的熱導率值²，這些資料可用於評估不同封裝結構的散熱路徑。需要注意的是，這些數值也會受到溫度的影響。

具備底部裸露散熱焊墊的焊線封裝(ADI MSE)

圖3展示了ADI MSE封裝的標準結構，包含焊線和外露底部焊墊。結合表2中的資料，引入表3以評估不同的散熱路徑。其中熱阻最低的路徑為「晶粒-晶粒黏著-底部裸露焊墊」結構。

晶圓級晶片規模封裝(WLCSP)

圖4展示了WLCSP的標準結構。相應地，表4提供了WLCSP的詳細資訊，其中強調熱阻最低的最優散熱路徑為「晶片-銅重分佈層(RDL)-焊球」結構。

具備底部外露散熱焊墊的倒裝晶片封裝(ADI LQFN)

圖5展示了ADI LQFN封裝的標準結構。結合表5可知，熱阻最低的散熱路徑是透過「晶片-銅柱-焊料」及底部外露焊墊構成的。

基於封裝特性的θ和ψ數值差異

如前文所述，熱阻θ是在假設熱量沿著特定方向耗散的條件下計算得出的，而ψ值則是基於自然散熱條件確定的。在封裝結構中，頂部的環氧樹脂模封膠熱導率相對較低，且散熱路徑較長。因此，僅有極少熱能透過頂部耗散，導致 T_casetop接近 T_J。根據公式6和7， ψ_JT顯著小於θ_JT。相反，由於大部分熱能透過IC外殼底部和PCB耗散，ψ_JB值通常與 θ_JB接近。¹

裸露晶粒封裝

與頂部覆蓋環氧層的封裝不同，裸露晶粒封裝的晶片厚度更大。圖6展示了具有裸露晶粒的LQFN封裝的典型結構。

頂部額外的矽層降低了熱源至外殼頂部的熱阻(θ_JT)，進而增強了封裝頂部的散熱能力。然而，在自然散熱條件下，由於其他系統級因素會影響整體熱阻，裸露晶粒封裝並未顯著提升熱性能。裸露晶粒封裝的熱優勢將在第二部分中詳細介紹。

資料手冊上的熱參數

功率積體電路資料手冊通常會列出多個熱參數以供參考，如圖7所示。由於積體電路封裝的特性， θ_JCBOT小於 θ_JT (θ_JCTOP)，而ψ_JT顯著小於θ_JT (θ_JCTOP)。在自然散熱條件下，使用θJT計算TJ可能會導致顯著誤差。此外，需要注意θ_JCBOT與θ_JB不同，因為θ_JB表示的是接面與板之間的熱阻，而非接面與IC外殼底部之間的熱阻。³

範例中同時列出了JEDEC和展示板的 θ_JA值。JEDEC板是根據JEDEC標準51-7構建的，用於測量熱參數。⁴通常，JEDEC板的佈局未針對散熱進行優化，因此其JA值高於展示板。一般而言，JEDEC板上的θ_JA 反映了積體電路封裝本身的熱性能，而展示板上的θ_JA 則表示經過優化的系統設計值。

結論

在功率積體電路(IC)封裝內部，熱傳導是主要的散熱模式。根據封裝內部材料的熱特性，部分內部路徑的熱阻可能較低。然而，實際的散熱路徑還會受到系統級因素的影響，例如裝配方式、印刷電路板(PCB)設計、風冷散熱、散熱片的使用等。有關這些系統級因素的更多細節，將在第二部分中介紹。

參考資料

¹ “JESD51-12: Guidelines for Reporting and Using Electronic Package Thermal Information”，JEDEC固態技術協會，2005年5月。

² “Thermal Analysis of Semiconductor Systems”，NXP。

³ “JESD51-8: Integrated Circuit Thermal Test Method Environment Conditions – Junction-to-Board”，JEDEC固態技術協會，1999年10月。

⁴ “JESD51-7: High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages”，JEDEC固態技術協會，1999年2月。