20 GHz直接採樣：一體式奈奎斯特-第3部分：時間交錯和方案比較

作者：ADI 現場應用工程師 Ian Beavers，資深首席工程師Peter Delos、Brian Reggiannini 及系統應用工程師 Connor Bryant

摘要

利用正交誤差校正(QEC)演算法或許是在軟體定義MxFE^®系統中擴展奈奎斯特頻寬的一種特別方法。為了擴展正交採樣系統中使用的雙通道ADC接收器的功能，使用QEC十分重要，但也可以選擇在更典型的時間交錯配置中使用QEC。雖然這兩種方法各有優點，但經過對二者的比較後，結果顯示，在具體的應用中，通常都可以在此兩者中選出一個更理想的方案。

簡介

先前曾在本系列文章的第1 部分說明了交錯的目標、討論了在交錯過程中產生誤差而造成的失真現象，並介紹了使用 AD9084的一系列40 GSPS類比數位轉換(ADC)方案。第2部分則曾經詳細探討了正交採樣方案及正交校正機制。而本文，亦即第3部分則將介紹提供時間交錯方案的方法。

圖1直覺展現了第1部分描述的嵌入式數位訊號處理(DSP)。時脈分配中包含了相關設定，用於在元裝置內部將時脈反向傳輸到相鄰的ADC通道。最簡單的時間交錯方案是以滿採樣速率對兩個通道的所有資料進行分流。但在處理之前，需要在FPGA或ASIC內以滿速率將兩個通道的資料拼接在一起。考慮到功率和額外負擔較高，該方案本身並不受歡迎。另一個時間交錯方案是利用嵌入式DSP中的資料濾波，例如正交採樣方案。

Figure 1. One-half of an MxFE receive path section, showing dual ADCs and embedded DSP. — 圖1.MxFE接收路徑的其中一半，顯示了雙ADC和嵌入式DSP。

面對全速資料率下的功耗問題，需要一個能藉由數位下變頻(DDC)對相鄰ADC進行時間交錯處理，並利用嵌入式DSP以較低的速率對資料進行分流的方案。然後，其介紹了如何利用相位資訊來分辨ADC奈奎斯特邊界。這些概念所體現的一個獨特價值在於，可以選擇交換通道數量與採樣速率，而不增加數位資料速率，同時仍保持使用可編程的嵌入式DSP功能。

時間交錯切片

想像一下將ADC資料抽取成偶數和奇數資料樣本，每個資料流程為採樣速率的一半，並包含每隔一個的樣本。這就是ADC切片交錯時發生的情況。每個切片為採樣速率的一半，並包含每隔一個的樣本。傳統方法是以滿採樣速率將資料拼接在一起。替代方法是利用兩個切片之間的相位資訊，進而在不增加數位資料速率的情況下分辨奈奎斯特區。圖2直覺呈現了頻域中的交錯切片概念。

Figure 2. Interpreting interleaved slices in the frequency domain. — 圖2.解讀頻域中的交錯切片。

例如，我們來看一下2×時間交錯ADC：

Equation 1.

子ADC提供偶數和奇數樣本。

Equation 2.

Equation 3.

如果我們在頻域中解讀子ADC訊號，可使用公式4和5將它們與目標滿速率訊號加以關聯。

Equation 4.

Equation 5.

每個子ADC訊號由來自相反奈奎斯特區的兩個混疊訊號組成。由於偶數樣本和奇數樣本的混疊極性不同，因此藉由此一特點，便可以在後處理時區分出第一和第二奈奎斯特區。

先是時間交錯，然後使用FIR濾波器

透過使用相位資訊，可以創建一種方法來分辨切片速率是屬於第一還是第二奈奎斯特訊號。圖3所顯示的解決方法可認識到時間延遲是相位與頻率之間的線性關係。因此，在ADC輸出端，相位與輸入頻率呈線性關係，其中斜率基於一半切片速率週期的時間延遲。圖3下半部分則顯示了基頻和鏡像頻率與輸入頻率的相位差。

Figure 3. Phase difference between interleaved slices. At the ADC output, there is a time delay difference between the two slices of a half a clock period. This results in a linear phase vs. frequency. If a fractional delay filter of one-half sample is then applied at the output to one ADC channel, the phase in the first Nyquist is compensated, but in the second Nyquist there is a phase flip between the interleaved slices. This is the property to be exploited with the embedded DSP of the ADC. — 圖3.交錯切片之間的相位差。在ADC輸出端，半時脈週期的兩個切片之間存在時間延遲差，導致相位與頻率呈線性關係。然後，如果在輸出端將一半樣本的小數延遲濾波器應用於一個ADC通道，則補償第一個奈奎斯特中的相位，但在第二個奈奎斯特中，交錯切片之間發生相位翻轉。對於ADC的嵌入式DSP，需要利用這種特性。

在ADC輸出端，雖然我們看到了相位與頻率斜率的關係，但沒有足夠的資訊可供處理。如果我們向其中一個ADC切片增加½樣本的小數延遲，便會出現一個重要特性，亦即，如果輸入頻率在第一奈奎斯特區，則ADC的輸出同相；如果訊號在第二奈奎斯特區，ADC的輸出便會產生180°相位差。利用這種特性將可以對訊號求和並創建奈奎斯特區消除方法。

當目標訊號不在f_S/2附近時，這種加總方法十分有用。對於跨越fS/2邊界的訊號，需要採用替代方法。如果向分數階數位濾波器增加Hilbert轉換或90°相移器，則相位增量在濾波器輸出端為正交。在f_S/2處，正交結果在I和Q之間也有相位反轉，該結果可用於複數DDC的正交輸入，因此該方案與第2部分描述的正交採樣方案相似。這一點可以從圖4中看出。

Figure 4. Two time-interleaving options are shown that exploit embedded filters. On the left, if a half-sample delay is added on one of the interleaving slices, the signals in the second Nyquist will be in phase and signals in the second Nyquist will be out of phase. On the right, if a Hilbert transform is included in the FIR coefficients, the result is that the signals are in quadrature at the FIR output with a phase flip at the Nyquist boundaries, similar to quadrature sampling described in Part 2. — 圖4.顯示了兩個利用嵌入式濾波器的時間交錯方案。在左側，如果在其中一個交錯切片上增加半樣本延遲，則第一奈奎斯特區中的訊號將同相，第二奈奎斯特區中的訊號將錯相。在右側，如果FIR係數中包含Hilbert變換，則結果是訊號在FIR輸出端為正交，並在奈奎斯特邊界發生相位翻轉，這與第2部分描述的正交採樣類似。

時間交錯的鏡像校正

在上一部分的討論中，如果假設兩個時間交錯ADC以其他方式完全匹配，這兩個ADC的輸出能夠以多種方式相互結合，進而實現2×滿速率訊號。然而實際上，ADC與前功率分配器的支路之間將存在增益、相位和延遲失配。與正交採樣技術一樣，可使用半複數濾波器結構在ADC輸出端校正ADC路徑之間的失配，或者可以將來自一對DDC通道的全複數濾波器的輸出求和來進行校正。

如圖5所示，時間交錯系統可建模為理想功率分路器，為兩個類比訊號路徑饋送不同的轉換函數，其中 H₀ (ω)表示採集偶數個樣本的路徑的轉換函數， H₁ (ω)表示採集奇數個樣本的路徑的轉換函數。偶數和奇數訊號路徑分別被稱為0-路徑和1-路徑。

Figure 5. A time-interleaving model. — 圖5.時間交錯模型。

和QEC一樣，時間交錯校正是一種相對的均衡形式。例如，在圖6中，0-路徑可被認為是理想路徑，1-路徑可以與0-路徑匹配。因此，1-路徑的回應可建模為(a)標稱½樣本延遲、(b) 0-路徑的共同響應和(c) 1-路徑相對於0-路徑的失配回應或增量回應的組合。

Figure 6. A relative time-interleaving model in terms of a nominal ½-sample delay H0.5 (ω) and a mismatch response HΔ (ω). — 圖6.標相對時間交錯模型，關於稱½樣本延遲 H_0.5(ω)和失配回應H_Δ (ω)。

圖7顯示了使用正弦輸入x(t) = cos (ω₀t)對這個相對時間交錯模型進行模擬的結果。如圖所示，標稱½樣本延遲 H_0.5 (ω)和失配回應H_Δ(ω) = A_Δ (ω) e^{(jθΔ (ω))} 會修改1-路徑訊號的幅度和相位。

Figure 7. Stimulating the time-interleaving model with a sinusoidal input. — 圖7.使用正弦輸入對時間交錯模型進行模擬。

透過使用簡單的三角恆等式，1-路徑的輸出可分解為包含延遲餘弦項的總和。

Equation 6.

Equation 7.

當0-路徑和1-路徑之間沒有失配時（即H_Δ (ω) = 1），正交採樣配置的理想輸出可定義為:

Equation 8.

Equation 9.

因此，對於以頻率 ω₀為中心的正弦訊號或其他窄頻訊號，實際輸出可以用理想輸出表示。時間交錯配置可以看成是會產生時間交錯誤差的2 × 2線性系統。透過反轉該2 × 2線性系統，以恢復理想輸出x₀ (t)和 x₁ (t)，如此便可執行時間交錯誤差校正，如圖8所示。請注意，對於本例中描述的單訊號音的情況，圖8所示的誤差校正解決方案是眾多可能的解決方案之一，相對於以一個濾波器來調整另一個濾波器時，解決方案會相應變化。嘗試同時校正多個奈奎斯特區中的訊號時，誤差校正解決方案將變成唯一選擇，但這種情況不在本文的討論範圍內。

Figure 8. A relative time-interleaving model showing both error generation and error correction via a half-complex filter structure. The cross-over filter that spills from the 0-path to the 1-path must implement a half-sample delay (H0.5 (𝜔)) and a 90° phase shift (H90 (𝜔)). — 圖8.相對時間交錯模型，透過半複數濾波器結構顯示誤差產生和誤差校正。從0-路徑溢出到1-路徑的交叉濾波器必須實現半樣本延遲(H_0.5 (𝜔))和90°相移(H₉₀ (𝜔))。

該時間交錯誤差產生模型與正交採樣誤差產生模型有相似之處，但也有一個顯著的區別。透過單訊號音激發，可使用單抽頭實值濾波器對正交採樣誤差進行建模和校正。換句話說，在兩個實值濾波器中，校正都只需要增益校正。但是，時間交錯校正需要相位校正，因此需要一個從0-路徑溢出到1-路徑的多抽頭交叉濾波器。

在給定拓撲的情況下，輸出z₀ [n]和 z₁[n]分別表示以兩倍速率採樣的2×交錯訊號的偶數個和奇數個樣本。交錯輸出z[n]的結構如下所示：

Equation 10.

然而，如前面部分所述，透過將½樣本延遲與Hilbert變換相互結合，可以將 z₀[n]和z₁ [n]轉變為正交表示。圖9顯示了透過濾波器G₀ (ω)和G₁ (ω)進行時間交錯校正串聯，並透過G_q (ω)實現向正交狀態的轉換，進而得到正交輸出z[n] = z_i [n] + jz_q [n]。

Figure 9. Combining time-interleaving correction, to correct for analog mismatch between the 0-path and the 1-path, with a Hilbert transform to convert to a quadrature signal representation. — 圖9.將用於校正0-路徑和1-路徑間類比失配的時間交錯校正與 Hilbert 轉換相互結合，以轉換為正交訊號表示。

透過在第一級中增加正交變換，串聯濾波器級可合併成為單一半複數濾波器結構。

Equation 11.

現在，藉由校正後的正交輸出訊號，可以應用前面部分提供的分析，將校正從使用可編程濾波器(PFILT)的ADC輸出轉移到使用複數濾波器(CFIR)的DDC輸出。

圖10所示的測量結果比較了使用PFILT或CFIR進行相應誤差校正時的時間交錯與正交交錯採樣。結果顯示，無論是時間交錯還是正交交錯採樣，誤差幅度大致相同，CFIR在兩種情況下均可提供更高的性能。

如第2部分所述，使用PFILT進行校正後產生的誤差受限於長傳輸線路引起的頻率漣波以及從射頻分路器到兩個ADC通道的阻抗失配。解決了上述問題後，PFILT回應可獲得與CFIR回應相似的結果。

交錯方案的比較

先前已經介紹了多個交錯方案。接下來，有必要對各個方案進行比較。圖10中的測量結果顯示，正交交錯和時間交錯的鏡像抑制性能差不多，因此關於最佳方案的確定取決於其他的實際應用考量因素。

Figure 10. Measured image rejection comparing time and quadrature interleaving. Note that the errors are roughly about the same and in both cases the CFIR correction has improved performance due to the fact the CFIR operates at the decimated rate and the filter taps have a longer effective period. — 圖10.對比時間交錯與正交交錯所測得的鏡像抑制效果。請注意，誤差大致相同，在兩種情況下，由於CFIR以抽取的速率運行且濾波器抽頭的有效期更長，因此CFIR校正提供更高的性能。

滿速率分流 vs 嵌入式DSP

對於需要40 GSPS滿速率資料的情況，可透過新的MxFE解決方案實現。實際的限制在於如何處理增加的資料量，並在處理之前對40 GSPS資料流程進行校準和重新規整。在許多情況下，仍然需要監測完整的20 GHz第一奈奎斯特頻寬，但利用嵌入式DSP來減少數位後端的負擔。前文主要描述了利用嵌入式DSP的方案，但是如果需要，以滿速率分流資料仍然是現實可行的選擇。

時間交錯與正交交錯

正交交錯有兩大優勢：

在複數模式下使用嵌入式FFT
正交混合元件的輸入可被視為均衡放大器。來自ADC的反射將傳遞到終端埠，進而提供更好的寬頻阻抗匹配。

正交採樣的主要缺點是商用正交混合元件的頻率範圍限制。目前提供支援2 GHz至18 GHz範圍的商用元件，從過往來看，已是算寬廣的頻寬範圍。如果需要更大的頻段，可以使用電阻式功率分配器來擴展到更低的頻率範圍。

PFILT與CFIR校正

雖然AD9084上的PFILT和CFIR都支援時間交錯校正，但兩種方法各有利弊。PFILT以滿ADC採樣速率運行，允許單組濾波器係數在寬頻寬範圍內進行校正，並且還能充分利用嵌入式DSP功能。而CFIR支援更長時間的脈衝回應，可在此類應用中帶來性能提升。表1總結了不同方案的優缺點。

表1.交錯方案的比較
說明	滿速率分流		直接正交採樣		透過嵌入式DSP進行時間交錯
	交錯東/ 西ADC	交錯相鄰ADC	PFILT校正	CFIR校正	CFIR校正	CFIR校正
40 GSPS ADC數量	1	2	2
JESD位數	12	8	16（具有抽取）
使用DDC	否		是
鏡像誤差	時脈對齊；RF：增益/相位/失調		正交失配：增益/相位		時脈對齊；RF：增益/相位/失調
複數FFT	否		是		否
優勢	可能是最好的寬頻NSD	最簡單的雙通道40 GSPS配置	最佳SWaP 無FPGA負擔數位彈性四個CDDC，八個FDDC	數位彈性兩個DDC 更好的校準	數位彈性無FPGA開銷數位彈性四個CDDC，八個FDDC 時脈時序調整	數位彈性兩個DDC 更好的校準
			阻抗與混合耦合器匹配
缺點	最差的SWaP 需要大量FPGA工作	位解析度最低需要大量FPGA工作		DDC較少在FPGA中求和		DDC較少在FPGA中求和
			低頻受限於四路混合器件

結語

本系列文章由三個部分組成，介紹了幾種透過商用ADC實現高達20 GHz的第一奈奎斯特採樣的實用方法。第1部分介紹了目標並簡要說明了幾種方案。第2部分詳細描述直接正交採樣、影響因素和所需的校正。第3部分討論時間交錯方案，並對可用的幾種方案進行了比較。整個系列文章提供相關的技術基礎，以展示最終測量結果和所取得的成果。

在提高採樣速率的過程中，為了保持動態範圍和雜訊性能，投入了大量心血。AD9084 20 GSPS ADC提供卓越的性能，輸入頻寬高達18 GHz。將交錯速率進一步提高至40 GSPS後，AD9084 ADC的性能保持不變，並提供了多個方案供使用者根據具體應用目標進行選擇。

著眼未來

未來的工作將主要側重於軟體和韌體升級，進而在終端系統中簡化交錯方案的整合過程。而且將對評估板進行修改，以優化ADC旁邊的射頻分路器。

參考文獻

Ali Ahmed，「高速資料轉換器」，IET，2016年8月。

Kester Walt，「資料轉換手冊」，ADI，2005年。

Manganaro Gabriele，「高階資料轉換器」，劍橋大學出版社，2012年。