20 GHz直接採樣：一體式奈奎斯特——第2部分：正交交錯採樣

作者：ADI 現場應用工程師 Ian Beavers、資深首席工程師 Peter Delos、Brian Reggiannini 及系統應用工程師 Connor Bryant

摘要

直接射頻採樣系統不斷發展，並拓展了更多的功能，使其可以在單一奈奎斯特區內採集更寬廣的頻寬。透過在2 GHz至18 GHz進行同步採樣，可採用更為先進的方案來監測更大範圍的頻譜，而不會出現頻帶混疊的問題。正交交錯採樣為擴大採樣頻寬提供了新的解決方案，而且消除了管理雙速率時脈、時脈反相或加倍資料輸出的複雜性。

簡介

本系列文章的第1部分描述了交錯採樣目標，討論了引起誤差的交錯採樣偽影，並介紹使用AD9084的一系列40 GSPS類比數位轉換器(ADC)方案。第2部分則將詳細探討正交採樣方案及正交校正機制。

嵌入式數位訊號處理器(DSP)核心的大量引入，為增強資料轉換器產品提供了可能性。關於目前ADC中包含的嵌入式DSP，可以在不增加後端數位資料速率的情況下，使有效採樣速率翻倍。透過使用兩個具有正交輸入的ADC，並搭配正交校正演算法，可以配置雙40 GSPS ADC，以在單一多通道轉換器IC內產生四個4 GHz數位下變頻輸出，監測2 GHz至18 GHz的頻寬。

相對於更常見的零中頻(ZIF)架構，本文介紹了直接正交採樣。其中確認了正交誤差，並描述了正交誤差校正(QEC)所需的嵌入式數文書處理。過程中使用了類比射頻前端元件、ADC資料採樣、嵌入式DSP處理以及資料轉換器I/Q輸出的最終處理結果。實測結果顯示QEC前後的幅度和相位誤差，最終測得的鏡像抑制結果表明了在2 GHz到18 GHz範圍內可實現有效的直接正交採樣。文中描述了這種方法在AD9084 IC上的使用情況，但可推廣至任何寬頻採樣系統。

正交採樣原理

圖1.¹所示為傳統的ZIF架構，透過正交射頻下變頻混頻器形成兩個正交（錯相90°）IF訊號。在本例中，正交在本振(LO)電路中由兩組各錯相90°的物理分離混頻器和LO形成。結果得到兩個正交IF頻率。透過LO頻率處I訊號和Q訊號之間的相位反轉，可以直覺地呈現射頻是高於還是低於LO頻率，如圖1所示。此外，依據相同的原理，數位下變頻器(DDC)能夠處理實際的資料轉換器資料流程，並以數控振盪器(NCO)為中心，以降低後的頻寬創建I/Q輸出資料流程。

 

圖1中的原理展示了直接正交採樣。如果90°相移發生變化，使兩個並行ADC同時對正交放置的相同RF輸入進行採樣，則採樣過程中，在奈奎斯特邊界會發生I/Q訊號的相位反轉。利用此特性可有效地使ADC採樣速率翻倍，如圖2所示。

實際上，90°相移透過混合耦合器（也稱為混合分路器）實現。寬頻混合耦合器現已上市，覆蓋2 GHz至18 GHz的頻寬。

正交誤差

正交採樣有一個眾所皆知的問題，就是如果I/Q平衡中的任何相位或幅度存在失配，那麼便會在鏡像頻率處產生不必要的雜散能量。直接正交採樣方法也有這個問題，需要透過後端演算法來解決。2 相關的操作問題如圖2所示。令人擔憂的是，鏡像頻段中不需要的訊號可能會折回到訊號頻帶。鏡像水準取決於相較於理想正交狀態的幅度和相位失配程度，因此需要採用QEC方法。

 

 

鏡像抑制水準可透過下述方法計算：

IRR = 鏡像抑制比(dB)

P = 10^(IRR/10)

A = 幅度失配程度

θ = 相位誤差

對於給定的IRR和幅度誤差

對於給定的IRR和相位誤差

圖3繪製了鏡像抑制幅度與所需幅度和相位誤差之間的關係。例如，要實現60 dBc的鏡像抑制，系統需具備0.1°的相位精度，以及優於0.01dB的幅度匹配。僅憑藉現有的商用射頻組件所具備的精度，在硬體層面達到這樣的鏡像抑制水準是不切實際的。因此，為了有效利用直接正交採樣方法，需要進行額外的數位誤差校正。以下部分將介紹進行QEC所使用的配置。

透過可編時園濾波器(PFILT) QEC進行正交採樣

圖4的功能框圖顯示了使用PFILT QEC進行直接正交採樣的AD9084配置。對於所示的實測FFT，輸入頻率設定為7.1 GHz，通道1中的NCO設定為7 GHz，在基頻資料中，輸入訊號出現在100 MHz處。鏡像頻率以大約 f_s/2進行鏡像對稱，並出現在12.9 GHz處。通道2 NCO設定為13 GHz，以監測鏡像頻率，在基頻輸出中，鏡像頻率出現在-100 MHz處。

在後續圖中，測試資料步驟順序如下所示：

執行功能驗證，然後凍結後台ADC校準，以防因進一步ADC校準而造成的通道間偏差。接著，在4 GHz頻寬內以25 MHz為步進來掃描頻率。對於每次資料擷取，NCO1頻率設定為Fin – 100 MHz，對於第二個NCO、NCO2，頻率設定為20 GHz – NCO1頻率。這使得兩個NCO頻率均以採樣速率的一半（ f_s/2）呈鏡像對稱關係。

根據測得的Ch1和Ch2資料，計算正交校正係數並將其應用於嵌入式FIR，如圖5所示。重新擷取其他資料，然後對QEC後的性能進行評估。這個序列重複四次，直至覆蓋2 GHz至18 GHz的整個工作範圍。

4 GHz頻寬校正的結果如下所示。AD9084有四組濾波器係數，可供快速選擇。這種可編程特性使得在給定已編程的NCO頻率的情況下，所使用的係數能夠根據所關注的輸入頻率進行優化。

半複數PFILT結構的適用性可以透過一個簡單的例子來說明。在直接正交採樣配置中，會將訊號拆分成單獨的I路徑和Q路徑，每個路徑由單獨的ADC進行採樣。

 

QEC是一種相對的均衡形式。例如，I路徑可被認為是理想路徑，Q路徑可以與I路徑匹配。因此，Q路徑的回應可建模為(a)標稱90°相移、(b) I路徑的共同響應和(c) Q路徑相對於I路徑的失配回應或增量回應的組合，如圖6所示。

 

圖7顯示了使用正弦輸入x(t) = cos(ω₀t)對這個相對正交採樣模型進行模擬的結果。標稱90°相移將餘弦轉換為正弦，並且增量回應H_Δ(ω) = A_Δ(ω)e^{(jθΔ (ω))}會修改結果的幅度和相位。

 

透過使用簡單的三角恆等式，Q路徑的輸出可分解為正弦和餘弦部分。

當I路徑和Q路徑之間沒有失配時(H_Δ (ω) = 1)，正交採樣配置的理想輸出可定義為：

因此，對於以頻率ω0為中心的正弦訊號或其他窄頻訊號，實際正交輸出可以透過理想正交輸出表示。直接正交配置可以看作會產生正交誤差的2 × 2線性系統。QEC的執行方法是反轉這個2 × 2線性系統，以恢復理想輸出x_i (t)和x_q(t)。

 

圖8中的分析描述了以單一頻率對系統進行模擬時，正交誤差的產生和校正。由於該2 × 2系統是線性系統，因此透過引入幅度和相位回應隨頻率變化的多抽頭FIR濾波器，該解決方案可輕鬆地推廣到寬頻訊號。

透過CFIR QEC進行正交採樣

PFILT在每個ADC後面以20 GSPS的滿採樣速率運行。抽取後，AD9084還包含了複數FIR (CFIR)。使用該濾波器的好處在於可以在更長的時間內應用校正，而無需增加濾波器抽頭數。為了實現這一點，使用了兩個複數DDC (CDDC)。第二個CDDC將鏡像頻率轉換為主DDC內的負鏡像頻率。透過對第二個CDDC的複共軛進行加權後求和，可以產生鏡像消除效果。該方法如圖9所示。

CFIR執行QEC的方法與PFILT相同。唯一的區別是對抽取的輸出進行了校正。為了證明這一點，可以將PFILT看作是複數濾波器網路，而不是前文描述的2 × 2線性系統。2 × 2線性系統的形式如下所示，其中輸入、輸出和濾波器係數都是實值，*符號表示卷積。

如果將這些實數訊號相結合並解讀為複數訊號，則以下特性成立。

透過定義y[n] = y_i [n] + jy_q並代入以上提供的特性，可以推導出半複數PFILT結構的複值解釋。

由此得到對PFILT效應的另一種解釋，其中包括：

1. 將複值線性濾波器 b₁[n]應用於複值輸入y[n]。與I相比，濾波器 b₁[n]對Q進行頻內均衡，以保持目標訊號的平坦度。
2. 將複值線性濾波器 b₂[n]應用於複值輸入y[n]。濾波器 b₂[n]將阻塞訊號轉換為反鏡像，該反鏡像將與不需要的鏡像進行相消求和。
3. 將第一個濾波器的輸出與第二個濾波器輸出的複共軛進行求和。時間共軛會引起頻率翻轉，使阻塞訊號與其鏡像在頻率上對齊，進而允許經過縮放和旋轉的阻塞訊號與其鏡像進行相消求和。

以下是DDC和CFIR為實現QEC而執行的確切步驟。

1. DDC1對目標訊號進行下變頻，CFIR1應用複值線性濾波器，回應相當於 b₁[n] （但頻率有所偏移，並以較低的採樣速率應用）。
2. DDC2對阻塞訊號進行下變頻，CFIR2應用複值線性濾波器，回應相當於 b₂[n] （但頻率有所偏移，並以較低的採樣速率應用）。
3. 將CFIR1和CFIR2的輸出進行求和會產生鏡像抑制。

圖10展示了使用CFIR實現QEC的FFT測量示例。

 

正交誤差訓練方法

在「透過可編程濾波器進行正交採樣」部分中，說明了I路徑和Q路徑之間的差異會導致正交誤差，並詳細介紹如果發現失配，如何使用半複數PFILT結構來校正誤差。「通過CFIR QEC進行正交採樣」部分證明，相同的QEC也可以轉移到DDC輸出端的CFIR。在此兩種情況下，理想校正濾波器的係數都取決於I路徑和Q路徑之間的失配回應。本部分所介紹的是預估失配回應的一種方法。

目前存在多種類型的QEC演算法。區分演算法的方法之一為基於用於訓練的輸入剌激類型。

• 線上校準是在系統處於活動狀態時進行的，通常會使用呈現給ADC的任何輸入訊號進行適時地訓練。這些校準可在後台長時間運行，並且能適應因溫度、電源和時間漂移造成的I/Q失配變化。
• 當系統處於非活動狀態時，離線校準便開始工作。由於系統處於離線狀態，可注入已知的校準訊號進行訓練。訓練完成後，可將系統重新設為線上狀態，並以固定的校正係數運行。根據應用場景的不同，由於系統參數漂移，系統可能需要定期重新校準。在重新校準過程中，必須再次將系統置於離線狀態。

選擇線上校準還是離線校準取決於具體應用，因為這兩種方法各有利弊。後續討論將重點介紹離線校準的一種形式，即向系統注入一系列校準訊號音。

這種校準會定義兩個目標頻帶，如圖11所示。

• 目標頻帶覆蓋系統的目標輸出頻寬。
• 阻塞訊號頻帶相對於目標頻帶以 f_s/2進行鏡像對稱，其中f_s是ADC採樣速率。例如，如果目標頻帶的範圍從頻率f1到頻率f2，則阻塞訊號頻帶的範圍從f_s - f2到f_s - f1。阻塞訊號頻帶內出現的大阻塞訊號將在目標頻帶內生成虛假鏡像。

這兩個目標頻帶可以覆蓋DC到fs/2範圍內的任意地方，並且可以重疊。

 

關於這兩個目標頻帶，QEC校準有兩個目標。

1. 關於這兩個目標頻帶，QEC校準有兩個目標。
2. 透過將Q路徑的頻內增益和相位回應與I路徑的頻帶內增益和相位回應進行匹配，保留目標頻帶內的訊號。這是一種相對的均衡形式。Q路徑與I路徑匹配，但I路徑內的任何下降得以保留。

這兩個目標透過I/Q失配相關聯。由於Q路徑與I路徑匹配，頻內平坦度和頻外鏡像抑制同時得到改進。因此，為了實現這兩個目標，校準必須瞭解目標頻帶和阻塞訊號頻帶的I/Q失配，然後調整校正濾波器的係數，以在兩個頻帶執行相對的Q到I均衡。

然而，這兩個目標的權重不一定相同。對許多應用而言，從I/Q匹配的角度來看，帶內平坦度要求可透過相對粗糙的I/Q匹配來滿足，而鏡像抑制目標通常需要更精準的I/Q匹配。

表1顯示了與不同鏡像抑制水準對應的帶內增益和相位誤差。例如，如果應用要求1°的帶內平坦度和-50 dBc的鏡像抑制，則實現鏡像抑制目標所需的I/Q匹配精度比實現帶內平坦度所需的精度高五倍左右。

表1.鏡像抑制所需的最小誤差

鏡像抑制(dBc)	帶內增益誤差(dB)	帶內相位誤差(deg)
–20	0.9151	5.7106
–30	0.2791	1.8112
–40	0.0873	0.5729
–50	0.0275	0.1812
–60	0.0087	0.0573

表2所示的示例訓練演算法對平坦度和鏡像抑制目標使用了不同的權重。在目標頻帶內注入校準訊號音，以便在目標頻帶內改善帶內平坦度。在阻塞訊號頻帶內注入校準訊號音，以便對目標頻帶內的鏡像進行衰減。當目標頻帶跨越 f_s/2時，目標頻帶和阻塞訊號頻帶重疊。重疊區域內的校準訊號音可標記為是否位於阻塞訊號頻帶內，從而賦予更大的權重因數，以實現更困難的鏡像抑制目標。

表2.訓練演算法

基於訊號音的離線QEC校準
	定義一組訊號音訊率 fk（其中k = 1,…,K），涵蓋目標頻帶和阻塞訊號頻帶的並集。
	為頻內平坦度目標定義權重因數 λin。
	為頻外鏡像抑制目標定義權重因數 λout。
	對頻率 fk處的每個訓練訊號音
		在每個I和Q ADC的輸出端執行時序一致的採集
		透過交互相關或其他方式，將Q採集資料與I採集資料進行比較，以估算失配回應 Hk = HΔ(fk) = Hq(fk)/Hi(fk)
		如果 fk在阻塞訊號頻內
			為這個訓練點分配 λk = λout的權重
		否則
			為這個訓練點分配 λk = λin的權重
		結束
	結束
	執行某種形式的加權回歸以求解濾波器係數，進而在給定 fk、λk、Hk （其中k = 1, …, K）的條件下盡可能減少I/Q失配。

測得的正交採樣鏡像抑制結果

 

測得的鏡像抑制結果如圖12所示。PFILT和CFIR校正的結果均已顯示在圖中。使用CFIR校正時，可獲得>50 dBc的鏡像抑制。使用PFILT時的性能結果略有下降，其根本原因可從圖13所示的資料中看出。在QEC前後評估幅度和相位失配時，需注意的是，相當明顯的誤差能夠得到校正，但校正之後，頻率範圍內仍會出現快速漣波。

PFILT以滿採樣速率運行，而CFIR以抽取的低採樣速率運行。由於PFILT和CFIR的抽頭數類似，因此相較於PFILT，CFIR可以在更長的時間內校正誤差。最終結果是CFIR在所使用的測試裝置中實現了更好的校正。然而，漣波目前受限於混合耦合器與ADC輸入端之間的阻抗失配，以及它們之間較長的傳輸線路。模擬結果表明，當混合耦合器安裝在ADC輸入端附近時，可以改善漣波失配，進而大幅減少訊號路徑長度的微小差異。

 

結語

本文說明了2 GHz到18 GHz範圍內的直接正交採樣解決方案，由以下特性共同組成：

1. 寬頻正交混合元件
2. 輸入頻寬覆蓋第二奈奎斯特區的ADC
3. 確保ADC資料在時間上對齊的方法
4. 滿ADC速率下的QEC FIR濾波器
5. 用於降低資料速率的複數DDC
6. 可解決低資料速率DDC輸出頻寬內輸入不平衡誤差的正交校正演算法

單靠以上任何一個特性都無法奏效，只有將所有這些特性相互結合才能實現此解決方案。如果缺少其中任何一個特性，就可能需要做出不利的權衡取捨，否則性能將顯著降低，導致解決方案無法使用。

文中提出的方法能夠使有效的ADC採樣速率翻倍，而無需使數位資料速率加倍，同時仍保留嵌入式DSP功能。得益於這些優勢，使用者將能夠在應用層面權衡通道數量與ADC速率，而無需修改ADC。直接正交採樣或正交交錯採樣不是為了取代時間交錯技術，而是隨著軟體定義無線電系統不斷成熟，成為一個值得考慮的備選方案。