위상 배열 서브시스템에서 클럭 스퍼 간섭을 줄이는 방법

글: 싯다르타 다스(Siddhartha Das) 시스템 애플리케이션 엔지니어 / 아나로그디바이스(Analog Devices, Inc.)

개요

클럭 스퍼(clock spur)는 고속 RF 및 혼성 신호 시스템에서 중요한 과제로, 이들 시스템에서는 스펙트럼 순도가 동적 범위와 전체 성능에 직접적인 영향을 미친다. 커플링(coupling) 경로로 상관적인(coherent) 클럭 관련 성분이 신호 체인에 유입될 수 있으며, 이는 시스템의 SFDR(spurious-free dynamic range)을 저하하고 JESD204 링크의 안정성을 훼손한다.

이 문제를 해결하기 위해 하드웨어 레벨의 기법과 보정 기반 완화 기법을 결합한 종합적인 스퍼 억제 전략이 개발되었다. 이는 하드웨어 기반의 수동적 대책을 여러 신호 경로 전반에 걸쳐 남아 있는 스퍼 성분들을 비상관화하도록 설계된 정밀한 위상 보정 기술로 보완한 것이다. 컨버터 간 상대적인 위상 관계를 세밀하게 조정함으로써 상관적인 스퍼의 중첩 증폭을 제거했고, 그 결과 결합 출력 스펙트럼에서 관측되는 전체 스퍼 에너지를 효과적으로 감소시켰다.

이러한 성능 결과는 엄격한 전자기 설계 관행과 정밀한 디지털 보정을 결합함으로써 최신 직접 RF 샘플링 아키텍처에서 우수한 스펙트럼 명확성을 달성할 수 있다는 것을 보여준다.

머리말

고성능 RF 시스템에서 정확한 신호 표현과 최적의 동적 범위를 확보하기 위해서는 탁월한 신호 순도를 유지하는 것이 필수이다. 클럭 스퍼란 클럭 누설로 인해, 또는 민감한 아날로그 신호 경로와의 결합으로 인해 발생하는 원치 않는 톤을 말하는 것으로, 시스템 성능에 중대한 위협이 된다. 이러한 스퓨리어스 성분은 노이즈 플로어를 상승시키고 SFDR을 감소시키며, 특히 클럭과 데이터 도메인이 긴밀히 통합된 직접 RF 샘플링 아키텍처에서 전체적인 신호 무결성을 저하시킬 수 있다.

쿼드-아폴로(Quad-Apollo) MxFE™ 플랫폼의 신호 무결성을 면밀하게 분석한 결과, 클럭 스퍼는 ADF4382 IC에서 기인하며, 방사 결합 메커니즘에 의해 주기적인 간섭이 DAC 출력 트레이스로 유입되는 것이 확인되었다. 이러한 결합은 상관적인 스펙트럼 아티팩트를 생성할 뿐만 아니라, 시스템 수준의 선형성과 여러 채널들의 동기화에도 영향을 미쳤다.

이러한 문제를 해결하기 위해 물리적 기법과 디지털 기법을 결합한 종합적인 완화 방법론이 적용되었다. 하드웨어 측면에서는 전자기 차폐, 접지 절연 개선, PCB 레이아웃의 전략적 최적화를 통해 고주파 클럭 네트워크와 아날로그 신호 경로 간의 방사 및 전도성 결합을 최소화했다. 여기에 더해, 잔여 스퓨리어스 성분의 상관성을 제거하기 위한 정밀한 디지털 위상 보정 알고리즘을 도입함으로써 남아 있는 상관적인 클럭 피드스루를 효과적으로 억제했다.

이처럼 견고한 하드웨어 차폐와 지능적인 디지털 보정을 결합한 하이브리드 접근 방식은 클럭 스퍼 레벨을 크게 낮추어 SFDR 성능을 회복하고, 모든 JESD204C 데이터 링크 전반에서 안정적이고 균일한 동작을 보장했다. 이러한 개선 결과는 차세대 고속 RF 플랫폼에서 초고순도의 스펙트럼 성능을 달성하는 데 있어서 시스템 수준의 완화 전략이 얼마나 중요한지를 분명히 보여준다.

상위 절차

쿼드-아폴로(Quad-Apollo) MxFE 플랫폼의 스퍼 비상관화 방법론은 물리적 완화 기법과 알고리즘 기반 보정 기법을 결합해, 클럭으로 인해 발생하는 스펙트럼 아티팩트를 체계적으로 제거한다. 이 구조화된 프로세스는 모든 데이터 컨버터가 상관적으로 동작하도록 유지하면서, 결합된 클럭 에너지로 인한 간섭을 최소화하도록 설계됐다. 이 기법은 다음과 같은 주요 단계들로 구성된다:

  1. 스퍼 식별 : 먼저 시스템 전체 성능에 가장 큰 영향을 미치는 특정 클럭 스퍼 또는 고조파를 분리해 식별한다. 스펙트럼 분석 도구를 활용해 다양한 동작 조건에서 스퍼 레벨을 측정하고, SFDR 저하의 주된 원인을 규명한다.
  2. 위상 회전 : 핵심 스퍼가 식별되면, 하나의 디바이스를 기준 타이밍 레퍼런스로 고정한 상태에서, 선택된 PLL IC들의 샘플 클럭에 대해 제어된 위상 조정을 적용한다. 이러한 위상 회전을 통해 상대적인 클럭 위상 변화에 따른 스퍼 거동을 특성화 할 수 있다.
  3. 스퍼 모니터링 : 위상 오프셋이 도입되는 동안, 시스템은 스펙트럼 측정이나 FFT 기반 평가를 통해 스퍼 크기를 지속적으로 모니터링한다. 클럭 위상에 따른 스퍼 진폭을 매핑함으로써, 가장 낮은 스퍼 전력을 나타내는 설정을 정확히 찾아낼 수 있다.
  4. 위상 적용 : 최적의 클럭 위상 조합이 확인되면, 해당 위상 설정을 타깃 PLL IC에 영구적으로 적용한다. 이를 통해 모든 컨버터가 상관적인 스퍼 중첩을 최소화하는 구성으로 정렬되도록 한다.
  5. 반복 보정 : 동일한 절차를 다른 PLL 디바이스들에 대해서도 반복하여 수행하되, 항상 동일한 고정 클럭 소스를 기준으로 삼는다. 이러한 반복적 정밀 조정을 통해 관련된 모든 IC들에서 클럭 스퍼의 상관성이 점진적으로 제거되며, 시스템 전체의 스퍼 진폭이 감소한다.
  6. 시스템 보정 :스퍼 비상관화 단계 이후에는 RF 프런트엔드 내 송신(Tx) 및 수신(Rx) 신호 경로 전반에 걸쳐 미세 조정을 수행한다. 이 단계에서는 아날로그 전파 지연으로 인해 발생할 수 있는 잔여 위상 불일치를 보상해, 모든 RF 채널에서 일관된 타이밍을 보장한다.
  7. DSP 상관성 유지 :마지막으로, 아폴로 MxFE 시스템에 내장된 DSP 수치 제어 발진기(NCO) 위상 천이기를 사용해 모든 데이터 경로에서 디지털 위상 정렬을 상관적으로 유지한다. 이를 통해 물리적 및 보정 기반 스퍼 억제 단계를 거친 이후에도 빔포밍과 같은 다채널 DSP 기능에 필요한 위상 상관성을 유지할 수 있다.

이처럼 정밀한 클럭 위상 제어, 반복 보정, 디지털 상관성 제어를 결합함으로써, 쿼드-아폴로 MxFE 플랫폼은 모든 채널 전반에서 완전한 동기화와 위상 안정성을 유지하면서도 상당한 수준의 스퍼 억제를 달성한다. 이러한 하이브리드 접근 방식은 복잡한 RF 시스템에서 아날로그와 디지털 설계 기법을 유기적으로 결합해 스펙트럼 순도를 향상시킬 수 있음을 잘 보여준다.

초기 특성화

초기 시스템 특성화 결과, SFDR은 DAC 출력 스펙트럼 내에 나타나는 원치 않는 클럭 누설에 의해 제한되고 있는 것으로 확인됐다(그림 1). 보다 세부적인 스펙트럼 측정에서는 시스템 클럭 주파수에 대응하는 고조파 오프셋 위치에서 이산적인 스퓨리어스 톤이 관측됐으며, 이는 무작위 노이즈 간섭이 아니라 상관적인 결합 메커니즘이 존재함을 알려준다.

추가 분석을 통해, 이것의 근본적인 원인이 PLL IC에서 발생한 방사 및 전도성 결합 때문인 것으로 확인됐으며, 이 과정에서 생성된 강한 클럭 고조파가 의도치 않게 인접 DAC 출력 트레이스에 결합되고 있었다. 고주파 디지털 클럭 라인과 민감한 아날로그 신호 경로가 물리적으로 근접 배치되면서, 전자기 방사와 트레이스 간 크로스토크가 발생하기 쉬운 환경이 형성된 것이다. 이러한 결합 효과는 클럭과 관련된 에너지를 DAC 출력으로 주입해, 반복 가능하고 위상적으로 상관적인 스퍼를 발생시켰고, 그 결과 전체 SFDR을 저하시켜 신호 선형성을 훼손했다.

이러한 관측 결과를 통해 클럭 누설이 시스템 스펙트럼 순도를 제한하는 지배적인 요인임이 확실해졌으며, 하드웨어 차폐 강화, 레이아웃 설계 개선, 그리고 알고리즘 기반 위상 비상관화를 결합함으로써 이러한 아티팩트를 근본적으로 억제하는 표적화된 완화 전략을 수립할 수 있었다.

그림 1. 6 GHz ~ 14 GHz의 주파수 대역에서 결합 채널 성능을 보여주는 송신 특성화 플롯

RF 흡수 벽 설치

DAC 출력으로 유입되는 클럭 누설의 원인이 되는 방사 결합 메커니즘을 해결하기 위해, PLL IC의 히트싱크 주변에 전략적으로 RF 흡수재를 설치했다. 이 재료는 손실성 전자기 차폐체로 작용해, 방사되는 클럭 에너지를 인접한 민감한 아날로그 트레이스와 결합하기 전에 열 형태로 소산시킨다. 이러한 수정의 목적은 인접한 전송 선로의 전기적 특성을 변경하거나 열 관리에 영향을 주지 않으면서, 고속 클럭 도메인에서 발생하는 근접장 방사를 억제하는 데 있다.

초기 결과

RF 흡수재 설치 후, 추가적인 보정이나 위상 조정 없이도 시스템의 스펙트럼 순도가 크게 개선되는 것이 확인됐다. 측정된 스퍼 레벨은 –45 dBm에서 –60 dBm으로 약 15 dB 감소했다. 이러한 즉각적인 개선은 스퓨리어스 에너지의 상당 부분이 방사 결합에 의해 유입되고 있었음을 입증하며, 흡수재만으로도 이러한 방출을 효과적으로 감쇠할 수 있음을 보여준다.

추가 보정

하드웨어 기반 개선 외에도, 디지털 보정 단계를 추가로 적용했다. 흡수재를 설치한 이후(히트싱크가 없는 쿼드-아폴로 MxFE 보드 기준), PLL 위상 보정 스크립트를 실행해 디바이스 간 클럭 위상 관계를 최적화했다. 이러한 알고리즘 기반 위상 회전은 스퍼 진폭을 추가로 약 20 dB 더 감소시켜, 전체적으로 약 30 dB 수준의 클럭 스퍼 억제를 달성했으며 최종 스퍼 레벨은 –75 dBm 부근에 도달했다. 전체적으로, 수동적 흡수 기법과 능동적 위상 비상관화를 결합한 접근 방식은 상관적인 클럭 피드스루를 최소화하는 데 매우 효과적인 것으로 입증됐다.

설계 고려 사항

흡수 차폐를 구현하는 과정에서 기계적·전기적 레이아웃 제약 조건을 면밀히 고려했다. 흡수 벽(그림 2)은 PLL IC 주변에서 효과적인 차폐를 제공하도록 배치하되, 주요 샘플 클럭 분배 경로는 방해받지 않도록 설계했다. 또한 흡수재의 배치는 핵심 PCB 전송선로(그림 3)를 따라 제어 임피던스를 유지해, 신호 무결성이나 클럭 분배 성능에 부정적인 영향을 주지 않도록 했다.

이와 같은 표적화된 RF 흡수와 정밀한 디지털 보정을 결합한 접근 방식은 쿼드-아폴로 MxFE 플랫폼과 같이 고밀도·고속 혼성 신호 시스템에서 방사 결합을 줄이고 SFDR 성능을 향상시키는 데 있어 견고한 방법론을 확립했음을 보여준다.

그림 2. PLL 안착 지점 주변 히트싱크에 설치된 RF 흡수재
그림 3. RF 흡수 벽을 확대한 이미지

흡수재 적용 후 시스템 보정

위상 회전 보정을 수행하기에 앞서, 흡수재가 설치된 상태에서 시스템 수준의 보정을 먼저 진행했다. 이 단계의 목적은 흡수재 적용이 시스템 보정에 어떤 영향을 미치는지를 평가하기 위해, 기준 스퍼 레벨과 출력 세기를 사전에 확인하는 데 있었다. 이러한 기준 측정 결과는 그림 4와 그림 5에서 확인할 수 있다.

그림 4. 단일 채널 출력(–26.17 dBm)
그림 5. 보정 후 결합 채널 출력(흡수재 적용, 클럭 스퍼 전력 약 –55 dBm)

PLL 위상 회전 보정

PLL 위상 회전 보정은 서로 다른 PLL IC를 대상으로 총 세 단계에 걸쳐 수행됐다.

1단계: 첫 번째 ADF4382(채널 1과 5 활성)를 대상으로 위상을 0° ~ 360°까지 5° 간격으로 회전시킨 뒤, 널(null) 지점을 찾기 위해 1° 단위로 세밀하게 조정했다.

2단계:채널 9를 추가한 후, 이미 널이 형성된 첫 번째 PLL 쌍을 기준으로 두 번째 ADF4382에 대해 동일한 방식의 위상 회전을 수행했다.

3단계: 채널 13을 추가하고, 첫 번째와 두 번째 PLL 쌍을 기준으로 세 번째 ADF4382의 위상을 다시 회전시키면서 널 지점을 탐색했다. 이 단계에서의 널 탐색 결과는 그림 6과 같다.

그림 6. 널 탐색 보정 결과(3단계에서 클럭 스퍼 크기 모니터링)

성능 지표

PLL 위상 회전 보정과 RF 흡수 벽 설치 이후, 쿼드-아폴로 MxFE 플랫폼은 출력 세기와 스펙트럼 순도 측면에서 모두 유의미한 개선을 보였다. 이러한 지표는 스퍼 완화 전략의 견고성을 평가하기 위해 다양한 동작 주파수 범위에 걸쳐 분석됐다.

보정이 완료된 시스템은 모든 활성 채널에서 송신 출력 세기가 일관되게 증가하는 특성을 나타냈다. 이러한 개선은 기존에 DAC 출력의 유효 동적 범위를 제한하던 클럭 스퍼 간섭이 감소한 데 따른 결과다. 향상된 출력은 신호 경로가 원치 않는 스펙트럼 성분으로부터 더욱 깨끗해졌음을 의미하며, 그만큼 신호 전송 효율이 높아졌음을 보여준다. 그림 7과 그림 8은 보정 과정을 수행한 이후에도 시스템의 송신 출력 세기를 유지하면서, 동시에 SFDR이 크게 개선되는 양상을 보여준다.

그림 7. 위상 회전 보정 이전의 주파수 대비 송신 SFDR 및 출력 세기
그림 8. 위상 회전 보정 이후의 주파수 대비 송신 SFDR 및 출력 세기

SFDR은 관심 대역 내에서 기본 신호와 가장 큰 스퍼 간의 비율을 나타내는 RF 시스템의 핵심 지표다. 보정 후 측정 결과에서는 SFDR이 크게 향상된 것이 확인됐으며, 이는 스퍼 비상관화 기법의 효과를 명확히 입증한다. 시스템은 이제 훨씬 더 깨끗한 스펙트럼 특성을 바탕으로 동작하며, 이는 높은 선형성과 낮은 왜곡이 요구되는 애플리케이션에서 특히 중요하다.

출력 세기와 SFDR의 개선은 시험된 전 주파수 범위에 걸쳐 일관되게 나타났으며, 이는 적용된 보정 및 차폐 기법이 특정 주파수에만 국한되지 않는다는 것을 의미한다. 이러한 결과는 이 방법론이 쿼드-아폴로 MxFE 플랫폼의 다른 구성이나 향후 개정 버전에도 일반적으로 적용 가능함을 시사한다.

결론

쿼드-아폴로 MxFE 클럭 스퍼 비상관화 프로젝트는 고속 RF 시스템에서 클럭에 의해 유발되는 간섭을 완화하기 위한 다각적인 접근 방식을 성공적으로 입증했다. RF 흡수재를 활용한 물리적 차폐와 PLL IC의 정밀한 디지털 위상 보정 기법을 결합함으로써, 45dB 이상의 스퍼 억제 효과를 달성했다. 이는 시스템의 SFDR을 향상시켰을 뿐만 아니라, 전체적인 신호 무결성과 출력 세기 개선에도 기여했다.

보정 프로세스는 반복성과 확장성이 입증됐으며, 다수의 채널과 다양한 주파수 범위 전반에서 일관된 결과를 보여줬다. 특히 JESD 링크의 안정성을 저해하지 않으면서 이러한 개선을 달성했다는 점에서, 이 접근 방식이 실제 시스템 환경에서도 충분히 강건함을 확인할 수 있었다.

이러한 결과는 스퍼 완화를 위해 하드웨어와 소프트웨어 기법을 결합하는 접근법의 유효성을 입증하며, 추가적인 최적화 가능성도 제시한다. 향후에는 위상 회전 과정의 자동화, 실시간 스퍼 모니터링의 통합, 그리고 다른 플랫폼이나 IC 구성으로의 방법론 확장이 검토될 수 있다.

궁극적으로 이번 연구는 차세대 RF 시스템에서 보다 깨끗하고 신뢰성 높은 신호 체인을 구현하기 위한 전반적인 목표에 기여하는 의미 있는 성과라 할 수 있다.

저자 소개

싯다르타 다스(Siddhartha Das)는 미국 노스캐롤라이나주 더럼에 위치한 아나로그디바이스(Analog Devices) 항공우주·방산·통신(Aerospace, Defense, and Communications) 사업부 산하 서브시스템 및 센서팀의 시스템 애플리케이션 엔지니어다. 그는 2023년 버지니아 공과대학교에서 전기공학 학사 학위를 받았으며, 현재 동대학원에서 전기공학 석사 과정을 이수 중이다.

ADI에서 싯다르타는 첨단 위상 배열 서브시스템의 개발, 통합, 특성 평가에 주력하고 있다. 그의 업무는 고성능 RF 신호 체인, 디지털 빔포밍 플랫폼, 멀티칩 동기화 기술 전반을 아우르며, 차세대 레이더 및 통신 시스템을 지원하는 데 중점을 두고 있다.