このドキュメントで説明する回路は、デュアルのデジタル・プログラマブル、超低歪み、高出力直線性を備えた可変ゲイン・アンプ(VGA)であるAD8376と高速のA/Dコンバータを用いた高性能、高周波数のサンプリング回路です。 AD8376は、高周波IFサンプリング用のA/Dコンバータを駆動するように最適化されています。アナログ・デバイセズのAD9445やAD9246のような高速A/Dコンバータとともに使うことで、最大ゲインで100MSPSを超えるサンプリングにおいて、並外れたSFDR特性が得られます。
|
|
図1. AD8376とAD9445を使った、広帯域A/Dコンバータ・インターフェース回路例
|
この回路は、可変ゲイン、アイソレーションを提供するVGA、AD8376を使って、AD9445のような高速A/Dコンバータとソース・マッチングをはかっています。 この回路ではAD8376は20dBのゲイン(最大ゲイン)で使われており、図2に示されたように100MHzで86dBcのSFDR特性を達成しています。
|
|
図2. 図1の回路で、100MHz入力信号を105MSPSのレートでサンプリングした
シグルトーン性能の計測結果 |
AD8376 VGAは、最大の性能を得るために、広帯域1:1の伝送ライン・バラン(あるいはインピーダンス・トランス)とその後に、150Ωの入力インピーダンスと並列に繋がれた2つの37.4Ω抵抗によって、差動で駆動されています。 これによって、図1に描かれているように50Ωのソースと広帯域に渡ってマッチングがはかられています。AD8376のオープン・コレクタ出力は、2つの1μHインダクタでバイアスされ、2つの82Ω負荷抵抗にACカップルされています。 この82Ω負荷抵抗は、直列に終端されるADCのインピーダンスと並列となり、差動負荷インピーダンスを目的の150Ωとします。これは、デバイスの特定ゲインでの精度を得るための推奨値です。 この負荷抵抗は、AD9445からのDCコモンモードの影響を避けるために、ACカップルされています。 33Ωの直列抵抗は、AD8376とA/Dコンバータのサンプル/ホールド入力回路で発生する数々のスイッチング電流との間の絶縁を確保するためのものです。
AD8376の出力IP3(3次インターセプト・ポイント)とノイズ・フロアは、基本的には可能な24dBのゲイン範囲において、一定となります。 このことは可変ゲイン・レシーバでの重要な特長で、レシーバのゲインが変わったときでも瞬時的なダイナミックレンジを一定に保つことが期待できます。 出力のノイズ密度は、標準的には約20nV/√Hzで、14~16ビットの感度限界を満たします。 AD8376の2トーンでのIP3性能は、標準で約+50dBmです。 このことは、14ビット、105MSPS/125MSPSのA/DコンバータAD9445を最大140MHzの入力周波数でドライブしたときに、86dB以上のSFDRレベルをもたらします。 設計者がAD8376を使う場合、いくつかの可能な構成オプションがあります。 オープン・コレクタ出力は、いろいろな負荷をドライブする可能性を提供します。 図1では、AD9445をAD8376でドライブする簡単な広帯域インターフェースを示しています。 AD9445は14ビット、125MSPSのA/Dコンバータで、バッファされた広帯域入力を備えており、この入力は2kΩ||3pFの差動負荷インピーダンスを持ち、フルスケールで2Vp-pの差動入力振幅に対応します。
図1で追加されている直列のインダクタLは、システムの帯域を拡張し、応答特性の平坦性を提供します。 L(直列)に100nHを使うと、広帯域システム応答は図3のようになります。 このような広帯域の周波数応答は、プリディストーション・レシーバの設計や計測器アプリケーションのようなブロードバンド・アプリケーションで有益です。 しかし、広いアナログ入力周波数レンジでの設計においては、カスケードされるSNR性能は、高周波でのノイズが設計上のナイキスト領域にエイリアッシングされ(折り返され)るため、幾分劣化します。
|
|
図3.図1での広帯域回路の周波数応答計測結果
|
代わってナローバンドに対するアプローチが図4に示されています。AD8376とターゲットとなるADCの間にナローバンド・パスのアンチエイリアス・フィルタを設計することで、AD8376の目的とするナイキスト・ゾーンの外側の出力ノイズを減少させることができ、ADCでのSNRを維持する助けとなります。
|
|
図4.バッファなしのスイッチド・キャパシタADC入力に対する
ナローバンドIFサンプリング・ソリューション回路 |
一般的には、適当な次数のアンチエイリアス・フィルタを使うことで、数dBのSNRが改善されます。 この例では低損失の1:3(インピーダンス比)入力トランスが、アンバランスな50Ωの信号源をAD8376のバランスした150Ω入力にマッチングするように使われています。
図4は、アナログ・デバイセズのAD9246、AD9240、AD6655のような、一般的なバッファ回路を含まない、いくつかのADCをドライブするように最適化されています。 表1は、一般的なセンター周波数を持つIFサンプリングでの、アンチエイリアス・フィルタ用の推奨部品を示しています。 インダクタL5は、ADC内蔵の入力キャパシタンスと並列に働きC4で表されるキャパシタンスの部分と共振タンク回路を形成します。 共振タンクは、ADC入力が、ターゲットのセンター周波数では実際の抵抗のように見えるような助けをします。 さらにL5のインダクタはDCではADC入力を短絡し、伝達関数をゼロにします。 さらに、1nFのACカップリング・キャパシタと1µHのバイアス用のチョークも、伝達関数のゼロを引き起こします。 最終的な全体の周波数応答はバンドパスの特性となり、目的のナイキスト・ゾーンの外側ノイズの低減を手助けします。 表1は、プロトタイプを目的とした最初の提案を提供しています。 実際にはPCBの寄生などを補正するために、何回かの実験に基づいた最適化が必要となります。 段間フィルターの設計の詳細については、「Learn More section」で参考にしているアプリケーション・ノートを参照してください。
図1の回路では2つの37.4Ωの1%誤差(1/10ワット)の抵抗を必要とします。 その他の抵抗は10%(1/10ワット)で充分です。 コンデンサは10%のセラミック・チップを使ってください。 図2の回路では2つの165Ωの1%誤差(1/10ワット)の抵抗を必要とします。 その他の抵抗、コンデンサー、インダクタ-は10%値で充分です。
ここで説明されている回路で望ましい性能を達成するためには、システムを通して、優れたレイアウト、グランディング とデカップリングのテクニックを使う必要があります。 最低でも4層のPCB、グラウンド・プレーン層、電源プレーン層、と残り2層は信号層を使うべきです。
すべてのICの電源ピンはグラウンド・プレーンに、低インダクタンス、マルチプレーヤの0.01µF~0.1µFセラミック・コンデンサ(MLCC)でデカップリングする必要があります。(これについては簡易化するために回路には示されていません。) 「Learn More section」で参照しているICに関してはそれぞれのデータシート上の推奨を参考にしてください。
製品の評価用ボードも推奨レイアウト、細かな部品配置として考慮すべきです。 これらについては、デバイスの主要製品ページを通してアクセスすることができます。(「Learn More section」を参照してください。)
“A”と”B”のデジタル入力およびENBA、ENBBはAD8376の電源電圧よりも0.6V以上、あるいはグラウンド電位よりも0.6V以下を越えないようにしてください。 これは、AD8376の内部ESD保護ダイオードのダメージを防ぐためです。 もしAD8376をドライブするロジック・ドライブ電源が、AD8376の電源と同じ電源から供給される場合は、このようなことは起こりません。 AD8376は、バイポーラ・プロセスで製造されているため、ラッチアップは起こりづらくなっています。
たとえAD8376とAD9445(あるいは他のADC)が異なる電源を使う場合、電源シーケンスは、入力信号がADCに対してACカップリングされているため、それほど重要ではありません。
AVDDとDVDD電源(もし異なる電源を使用する場合)のシーケンスについては、ADCの個別データシートを参考にしてください。
| センター周波数 | 1dB帯域幅 | L1 | C2 | L3 | C4 | L5 |
| 96 MHz | 27 MHz | 390 nH | 5.6 pF | 390 nH | 25 pF | 100 nH |
| 140 MHz | 30 MHz | 330 nH | 3.3 pF | 330 nH | 20 pF | 56 nH |
| 170 MHz | 32 MHz | 270 nH | 2.7 pF | 270 nH | 20 pF | 39 nH |
| 211 MHz | 32 MHz | 220 nH | 2.2 pF | 220 nH | 18 pF | 27 nH |
|
ご意見、ご提案などございましたら、アナログ・デバイセズ広報・宣伝部にメールにてお知らせください。 |