日本語参考資料 最新版英語データシートはこちら

14 ビット、2.0 GSPS/2.6 GSPS の JESD204B 対応

DC 動作電源電圧: 0.975 V、1.9 V、2.5 V

デュアル A/D コンバータ

AD9689

特長

JESD204B(サブクラス 1)コーディング・シリアル・ デジタル出力 最大 16 Gbps/レーンのレーン・レートをサポート ノイズ密度 -152 dBFS/Hz (2.56 GSPS、フルスケール電圧 = 1.7 Vp-p 時) -154 dBFS/Hz (2.56 GSPS、フルスケール電圧 = 2.0 Vp-p 時) -154.2 dBFS/Hz (2.0 GSPS、フルスケール電圧 = 1.7 Vp-p 時) -155.3 dBFS/Hz (2.0 GSPS、フルスケール電圧 = 2.0 Vp-p 時) チャンネルあたりの全電力: 1.55 W @ 2.56 GSPS (デフォルト設定) 2.56 GSPS エンコードでの SFDR 73 dBFS (1.8 GHz、AIN = -2.0 dBFS 時) 59 dBFS(5.53 GHz、A_{IN} = -2.0 dBFS 時) (フルスケール電圧 = 1.1 Vp-p) 2.56 GSPS エンコードでの S/N 比 59.7 dBFS(1.8 GHz、A_{IN} = -2.0 dBFS 時) 53.0 dBFS (5.53 GHz、AIN = -2.0 dBFS 時) (フルスケール電圧 = 1.1 Vp-p) 2.0 GSPS エンコードでの SFDR 78 dBFS (900 MHz、A_{IN} = -2.0 dBFS 時) 62 dBFS(5.53 GHz、A_{IN} = -2.0 dBFS 時) (フルスケール電圧 = 1.1 Vp-p) 2.0 GSPS エンコードでの S/N 比 62.7 dBFS (900 MHz、AIN = -2.0 dBFS 時) 53.1 dBFS(5.5 GHz、A_{IN} = -2.0 dBFS 時)

タシート

アナログ入力フルパワー帯域幅(-3 dB): 9 GHz 振幅検出ビットによる効果的な AGC 実施 プログラマブル FIR フィルタによるアナログ・チャンネル損失 イコライゼーション チャンネルごとに 2 つの広帯域デジタル・プロセッサを内蔵 48 ビット NCO プログラマブルなデシメーション・レート 位相コヒーレントな NCO スイッチング 最大 4 チャンネル使用可能 シリアル・ポート制御 100 MHz SPI 書込みと 50 MHz SPI 読出しをサポート 2 分周および 4 分周オプション付きインテジャー・クロック 柔軟な JESD204B レーン構成 オンチップ・ディザ アプリケーション

ダイバーシティ・マルチバンドおよびマルチ・モード・デジタ ル・レシーバー 3G/4G、TD-SCDMA、W-CDMA、GSM、LTE、LTE-A 電子テストおよび計測システム フェーズド・アレイ・レーダーおよび電子戦 DOCSIS 3.0 CMTS アップストリーム・レシーブ・パス HFC デジタル・リバース・パス・レシーバー



アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗か的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商構あたび登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

アナログ・デバイセズ株式会社

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06 (6350) 6868

Rev. A

目次 _{特長.....}

符長	1
アプリケーション	1
機能ブロック図	1
改訂履歷	3
概要	4
製品のハイライト	4
仕様	5
DC 仕様	5
AC 仕様	6
デジタル仕様	8
スイッチング仕様	9
タイミング仕様1	0
絶対最大定格1	2
熱抵抗1	2
ESD に関する注意1	2
ピン配置およびピン機能説明1	3
代表的な性能特性1	6
2.0 GSPS1	6
2.6 GSPS	1
等価回路2	6
動作百理 2	0
到TP/亦	0
勤FF/水生	.8
MP/F/ボ2 ADCのアーキテクチャ2 アナログ入力に関する考慮事項	.8 .8
ADC のアーキテクチャ	8 8
ADC のアーキテクチャ	8 8 1 2
ADC のアーキテクチャ	8 8 1 2 2
ADC のアーキテクチャ 2 アナログ入力に関する考慮事項 2 電圧リファレンス 3 DC オフセットのキャリブレーション 3 クロック入力に関する考慮事項 3 パワーダウン・モードとスタンバイ・モード 3	8 8 1 2 5
ADCのアーキテクチャ	8 8 1 2 5 5
ADC のアーキテクチャ 2 アナログ入力に関する考慮事項 2 電圧リファレンス 3 DC オフセットのキャリブレーション 3 クロック入力に関する考慮事項 3 パワーダウン・モードとスタンバイ・モード 3 温度ダイオード 3 ADC オーバーレンジと高速検出 3	.8 .8 .1 .2 .2 .5 .5 .7
ADC のアーキテクチャ	8 8 1 2 5 5 7 7
ADC のアーキテクチャ 2 アナログ入力に関する考慮事項 2 電圧リファレンス 3 DC オフセットのキャリブレーション 3 クロック入力に関する考慮事項 3 パワーダウン・モードとスタンバイ・モード 3 温度ダイオード 3 ADC オーバーレンジと高速検出 3 高速閾値検出 (FD_A と FD_B) 3	8 8 1 2 5 5 7 7 7
ADC のアーキテクチャ	8 8 1 2 5 5 7 7 7 8
ADC のアーキテクチャ 2 アナログ入力に関する考慮事項 2 電圧リファレンス 3 DC オフセットのキャリブレーション 3 クロック入力に関する考慮事項 3 パワーダウン・モードとスタンバイ・モード 3 温度ダイオード 3 ADC オーバーレンジと高速検出 3 高速閾値検出 (FD_A と FD_B) 3 ADC のアプリケーション・モードと JESD204B Tx コンバー 3 ダ・マッピング 3	8 8 1 2 5 5 7 7 8 8
ADC のアーキテクチャ	8 8 1 2 5 5 7 7 8 0 0
ADC のアーキテクチャ 2 アナログ入力に関する考慮事項 2 電圧リファレンス 3 DC オフセットのキャリブレーション 3 クロック入力に関する考慮事項 3 パワーダウン・モードとスタンバイ・モード 3 温度ダイオード 3 ADC オーバーレンジと高速検出 3 高速閾値検出 (FD_A と FD_B) 3 ADC のアプリケーション・モードと JESD204B Tx コンバー 9 タ・マッピング 3 プログラマブル FIR フィルタ 4 対応しているモード 4 プログラミング支法 4	8 8 8 1 2 2 5 5 7 7 8 0 0 2
ADC のアーキテクチャ	8 8 1 2 2 5 5 7 7 8 0 0 2 4
ADC のアーキテクチャ	1 2 2 5 5 5 7 7 7 7 8 0 0 2 4 4
ADC のアーキテクチャ	1 2 2 2 2 5 5 5 7 7 7 8 0 0 2 4 4 4
ADC のアーキテクチャ	8881122255777880002244444

DDC の周波数変換	47
DDC デシメーション・フィルタ	55
DDC ゲイン段	61
DDC の複素数から実数への変換	61
DDC ミックスド・デシメーション設定	62
DDC 構成例	64
DDC の消費電力	67
信号モニタ	68
SPORT over JESD204B	69
デジタル出力	71
JESD204B インターフェースの概要	71
JESD204B の概要	71
機能の概要	72
JESD204B リンクの確立	72
物理層(ドライバ)出力	74
$f_S \times 4 \; {\tt t} - {\tt k}$	75
AD9689 のデジタル・インターフェースのセットアップ	76
確定的遅延	83
サブクラス0動作	83
サブクラス1動作	83
マルチチップ同期	85
ノーマル・モード	85
タイムスタンプ・モード	85
SYSREF 入力	87
SYSREF± セットアップ/ホールド・ウィンドウのモニタ	′ 89
遅延	91
エンド to エンドの合計遅延	91
遅延計算例	91
LMFC 基準遅延	91
テスト・モード	93
ADC テスト・モード	93
JESD204B ブロック・テスト・モード	94
シリアル・ポート・インターフェース	96
SPI を使用する構成設定	96
ハードウェア・インターフェース	96
SPI からアクセスできる機能	96
メモリ・マップ	97
メモリ・マップ・レジスタ・テーブルの読出し	97
メモリ・マップ・レジスタの詳細	98
アプリケーション情報	132

AD9689

電源の推奨事項	
レイアウトのガイドライン	
AVDD1 SR $(\forall \succ E7) \geq AGND (\forall \succ E6 \geq \forall \succ E8)$	

改訂履歴

10/2017—Rev. 0 to Rev. A

Added 2.0 GSPS	Throughout
Changes to Features Section	1
Changes to Product Highlights Section	4
Changes to Table 1	5
Changes to Table 2	6
Changes to Table 4	9
Added 2.0 GSPS Section and Figure 6 to Figure 11; Renumber	ered
Sequentially	16
Added Figure 12 to Figure 17	17
Added Figure 18 to Figure 23	
Added Figure 24 through Figure 29	19
Added Figure 30 through Figure 35	20
Added 2.6 GSPS Section	21
Change to Figure 41	21
Change to Figure 45	
Changes to Figure 52 and Figure 53	
Changes to Figure 54, Figure 55, Figure 56, Figure 58, and	Figure 59
Changes to Figure 60 and Figure 61	25

外形寸法	
オーダー・ガイド	

Changes to Figure 67 Caption	
Changes to Table 10	30
Changes to Figure 87	
Changes to Figure 96 Caption	35
Changes to Programming Instructions Section	
Added Table 28; Renumbered Sequentially	67
Changes to Table 29 Title	67
Changes to De-Emphasis Section	74
Changes to Figure 142	
Changes to Reading the Memory Map Register Table Section	97
Changes to Address 0x0006, Table 46	
Changes to Address 0x010A, Table 47	
Changes to Table 50	105
Changes to Table 51	117
Changes to Power Supply Recommendations Section, Figure 157, a	and
Figure 158	132
Changes to Ordering Guide	134

9/2017—Revision 0: Initial Version

概要

AD9689 は、14 ビット、2.0 GSPS/2.6 GSPS のデュアル AD コンバ ータ (ADC) です。低消費電力、小型、使いやすさを目標に設 計されたオンチップ・バッファとサンプル & ホールド回路を備 え、最大 5 GHz の広帯域アナログ信号をダイレクト・サンプリン グする通信アプリケーションに対応できるように設計されていま す。この ADC 入力の -3 dB 帯域幅は 9 GHz です。また、広い入 力帯域幅、高いサンプリング・レート、優れた直線性、低消費電 力を小型パッケージで実現できるように最適化されています。

デュアル ADC コアは、マルチステージの差動パイプラン・ア ーキテクチャを採用し、出力誤差補正ロジックを内蔵していま す。各 ADC の入力帯域幅は広く、選択可能な多様な入力範囲 をサポートします。また、電圧リファレンスを内蔵しているの で設計が容易になります。アナログ入力とクロック信号は差動 入力です。ADC のデータ出力は内部でクロスバー・マルチプレ クサを通して4 つのデジタル・ダウン・コンバータ(DDC)に 接続されています。各 DDC は、48 ビット周波数変換器(数値 制御発振器(NCO))とデシメーション・フィルタの、直列接 続された複数の信号処理段で構成されています。NCO ではプリ セット帯域幅を汎用入出力(GPIO)ピンで選択でき、最大 3 つ の帯域を選択可能です。DDC モード間の AD9689 の動作は、SPI でプログラム可能なプロファイルを介して選択できます。

AD9689 は、DDC ブロックの他に、通信用レシーバー内に自動ゲ イン制御(AGC)機能を簡素化する複数の機能を備えています。 プログラマブル閾値検出器は、ADC のレジスタ 0x0245 の高速検 出コントロール・ビットを使って入力信号の電力をモニタする ことができます。入力信号レベルがプログラマブル閾値を超え ると、高速検出インジケータがハイ・レベルになります。この 閾値インジケータは遅延が小さいため、短時間でシステム・ゲ インを下げて ADC 入力のオーバーレンジ状態を回避すること ができます。AD9689 は、高速検出出力に加え、信号モニタリン グ機能も備えています。信号モニタリング・ブロックは、ADC でデジタル化される信号に関する追加情報を提供します。 サブクラス 1 JESD204B に基づく高速シリアル出力は、DDC の 構成と受信ロジック・デバイスの許容レーン・レートに応じて、 1 レーン、2 レーン、4 レーン、8 レーンの多様なレーン構成に することができます。マルチデバイス同期は、SYSREF±入力ピ ンと SYNCINB±入力ピンを通してサポートされています。

AD9689 には、必要に応じて大幅な省電力を可能にする柔軟なパ ワーダウン・オプションがあります。これらの機能はすべて3 線式シリアル・ポート・インターフェース(SPI)を使ってプロ グラムできます。

AD9689 は 196 ボールの無鉛 BGA パッケージで提供され、-40 ℃~+85 ℃の周囲温度範囲で仕様規定されています。この製品 は米国の特許によって保護されています。

このデータシートでは、FD_A/GPIO_A0 などの複数機能を持つ ピンは、全機能を表すピン名で表記するか、あるいは特定の機 能のみが該当するところでは、例えば FD_A のようにピンの 1 つの機能で表記しています。

製品のハイライト

- 広い → dB 入力帯域幅(9 GHz)により、最大約 5 GHz までの信号のダイレクト無線周波数(RF)サンプリングをサポート。
- 2. 内蔵の 4 個の広帯域デシメーション・フィルタと NCO ブ ロックにより、マルチバンド・レシーバーをサポート。
- GPIO ピンを使ってイネーブルされる高速 NCO スイッチン グ。
- 4. 特定のシステム条件を満たすように製品の各種特性と機能 を SPI で制御。
- 5. プログラマブルな高速オーバーレンジ検出と信号モニタリ ング。
- 6. システム温度管理用のオンチップ温度ダイオード。
- 7. 12 mm×12 mm、196 ボール BGA。
- ピン、パッケージ、機能、メモリ・マップは、14 ビット、
 3.0 GSPS の JESD204B 対応デュアル ADC の AD9208 と互換性あり。

仕様 DC ^{仕様}

特に指定のない限り、AVDD1 = 0.975 V、AVDD1_SR = 0.975 V、AVDD2 = 1.9 V、AVDD3 = 2.5 V、DVDD = 0.975 V、DRVDD1 = 0.975 V、 DRVDD2 = 1.9 V、SPIVDD = 1.9 V、サンプリング・レート = 2.0 GHz/2.56 GHz、クロック分周器 = 2、1.7 Vp-p フルスケール差動入力、入力 振幅 (A_{IN}) = -2.0 dBFS、L = 8、M = 2、F = 1、-10 °C ≤ T_J ≤ +120 °C¹。代表仕様は、T_J = 70 °C (T_A = 25 °C) での性能を表します。 麦 1.

		2.0 GSPS			2.6 GSPS		
Parameter	Min	Тур	Max	Min	Тур	Max	Unit
RESOLUTION	14			14			Bits
ACCURACY							
No Missing Codes		Guaranteed			Guaranteed		
Offset Error					0		%FSR
Offset Matching		0			0		%FSR
Gain Error	-2.9	± 1	+1.8	-4.9	±1	+5.6	%FSR
Gain Matching		±0.2			±0.2		%FSR
Differential Nonlinearity (DNL)	-0.62	± 0.4	+0.79	-0.65	±0.4	+0.75	LSB
Integral Nonlinearity (INL)	-9.9	± 2	+8.1	-16	±6	+13	LSB
TEMPERATURE DRIFT							
Offset Error		±7.7			±3.7		ppm/°C
Gain Error		15			58		ppm/°C
INTERNAL VOLTAGE REFERENCE		0.5			0.5		V
INPUT REFERRED NOISE		3.8			4.6		LSB rms
ANALOG INPUTS							
Differential Input Voltage Range	1.1	1.7	2.0	1.1	1.7	2.0	V p-p
Common-Mode Voltage (V _{CM})		1.4			1.4		V
Differential Input Capacitance		0.35			0.35		pF
-3 dB Bandwidth		9			9		GHz
POWER SUPPLY							
AVDD1	0.95	0.975	1.0	0.95	0.975	1.0	V
AVDD2	1.85	1.9	1.95	1.85	1.9	1.95	V
AVDD3	2.44	2.5	2.56	2.44	2.5	2.56	V
AVDD1_SR	0.95	0.975	1.0	0.95	0.975	1.0	V
DVDD	0.95	0.975	1.0	0.95	0.975	1.0	V
DRVDD1	0.95	0.975	1.0	0.95	0.975	1.0	V
DRVDD2	1.85	1.9	1.95	1.85	1.9	1.95	V
SPIVDD	1.85	1.9	1.95	1.85	1.9	1.95	V
I _{AVDD1}		455	605		590	693	mA
I _{AVDD2}		585	670		810	882	mA
I _{AVDD3}		65	72		65	73	mA
I _{AVDD1_SR}		25	41		25	43	mA
I _{DVDD}		340	800		405	833	mA
I_{DRVDD1}^{2}		320	432		390	500	mA
I _{DRVDD2}		25	30		25	30	mA
I _{SPIVDD}		1	5		1	5	mA



	2.0 GSPS						
Parameter	Min	Тур	Max	Min	Тур	Max	Unit
RESOLUTION	14			14			Bits
POWER CONSUMPTION							
Total Power Dissipation (Including Output Drivers). ³		2.45			3.1		W
Power-Down Dissipation		265			300		mW
Standby. ⁴		1.3			1.5		W

¹ジャンクション温度 (T_J) 範囲が -10 °C ~ +120 °C の場合、周囲温度 (T_A) は -40 °C ~ +85 °C になります。

²すべてのレーンを使用。DRVDDxの消費電力は、レーン・レートと使用レーン数によって異なります。

³デフォルト・モード。DDC未使用。

⁴SPIにより制御可能。

AC 仕様

特に指定のない限り、AVDD1 = 0.975 V、AVDD1_SR = 0.975 V、AVDD2 = 1.9 V、AVDD3 = 2.5 V、DVDD = 0.975 V、DRVDD1 = 0.975 V、 DRVDD2 = 1.9 V、SPIVDD = 1.9 V、サンプリング・レート = 2.0 GHz/2.56 GHz、クロック分周器 = 2、1.7 V p-p フルスケール差動入力、入 力振幅(A_{IN}) = -2.0 dBFS、デフォルト SPI 設定、-10 ℃ ≤ T_J ≤ +120 ℃¹。代表仕様は、T_J = 70 ℃(T_A = 25 ℃)での性能を表します。

表 2.

	2.0 GSPS			2.6 GSPS			
Parameter ²	Min	Тур	Max	Min	Тур	Max	Unit
NOISE DENSITY ³							
Full Scale = 1.7 V p-p		-154.2			-152		dBFS/Hz
Full Scale = 2.0 V p-p		-155.3			-154		dBFS/Hz
CODE ERROR RATE (CER)							
AVDD1 = 0.975 V		$7 imes 10^{-15}$			9×10^{-9}		Errors
AVDD1 = 1.0 V		3×10^{15}			4.5×10^{10}		Errors
SIGNAL-TO-NOISE RATIO (SNR)							
$f_{IN} = 155 \text{ MHz}$		63.7			61.3		dBFS
$f_{IN} = 155 \text{ MHz}$ (Full Scale = 2.0 V p-p)		65.0			62.5		dBFS
$f_{IN} = 750 \text{ MHz}$		63.1			61.0		dBFS
$f_{IN} = 900 \text{ MHz}$	60.2	62.7			60.9		dBFS
$f_{IN} = 1800 \text{ MHz}$		60.9		56.0	59.7		dBFS
$f_{IN} = 2100 \text{ MHz}$		59.9			59.3		dBFS
$f_{IN} = 3300 \text{ MHz}$		58.3			58.0		dBFS
$f_{IN} = 4350 \text{ MHz}$ (Full Scale = 1.1 V p-p)		54.4			54.0		dBFS
$f_{IN} = 5530 \text{ MHz}$ (Full Scale = 1.1 V p-p)		53.1			53.0		dBFS
SIGNAL-TO-NOISE-AND-DISTORTION RATIO (SINAD)							
$f_{IN} = 155 \text{ MHz}$		63.5			61.2		dBFS
$f_{IN} = 155 \text{ MHz}$ (Full Scale = 2.0 V p-p)		64.7			62.4		dBFS
$f_{IN} = 750 \text{ MHz}$		62.8			60.7		dBFS
$f_{IN} = 900 \text{ MHz}$	59.6	62.5			60.5		dBFS
$f_{IN} = 1800 \text{ MHz}$		60.8		52.4	59.4		dBFS
$f_{IN} = 2100 \text{ MHz}$		59.7			59.1		dBFS
$f_{IN} = 3300 \text{ MHz}$		55.3			56.6		dBFS
$f_{IN} = 4350 \text{ MHz} \text{ (Full Scale} = 1.1 \text{ V } \text{p-p})$		53.2			51.0		dBFS
$f_{IN} = 5530 \text{ MHz} \text{ (Full Scale} = 1.1 \text{ V } p\text{-}p)$		52.3			49.5		dBFS
EFFECTIVE NUMBER OF BITS (ENOB)							
$f_{IN} = 155 \text{ MHz}$		10.3			9.9		Bits
$f_{IN} = 155 \text{ MHz} \text{ (Full Scale} = 2.0 \text{ V } \text{p-p)}$		10.5			10.1		Bits
$f_{IN} = 750 \text{ MHz}$		10.1			9.8		Bits
$f_{IN} = 900 \text{ MHz}$	9.6	10.1			9.8		Bits
$f_{IN} = 1800 \text{ MHz}$		9.8		8.4	9.6		Bits
$f_{IN} = 2100 \text{ MHz}$		9.6			9.5		Bits
$f_{IN} = 3300 \text{ MHz}$		8.9			9.1		Bits
$f_{IN} = 4350 \text{ MHz} \text{ (Full Scale} = 1.1 \text{ V } \text{p-p})$		8.6			8.2		Bits
$f_{IN} = 5530 \text{ MHz}$ (Full Scale = 1.1 V p-p)		8.4			7.9		Bits

		2.0 GSP	S		2.6 GSF	PS	
Parameter ²	Min	Тур	Max	Min	Тур	Max	Unit
SPURIOUS FREE DYNAMIC RANGE (SFDR), SECOND OR THIRD HARMONIC ^{4,5}		••					
$f_{IN} = 155 \text{ MHz}$		77			78		dBFS
$f_{IN} = 155 \text{ MHz}$ (Full Scale = 2.0 V p-p)		77			78		dBFS
$f_{IN} = 750 \text{ MHz}$		77			73		dBFS
$f_{IN} = 900 \text{ MHz}$	66	78			74		dBFS
$f_{IN} = 1800 \text{ MHz}$		76		58	73		dBFS
$f_{IN} = 2100 \text{ MHz}$		76			73		dBFS
$f_{IN} = 3300 \text{ MHz}$		60			64		dBFS
$f_{IN} = 4350 \text{ MHz} \text{ (Full Scale} = 1.1 \text{ V p-p)}$		61			60		dBFS
$f_{IN} = 5530 \text{ MHz} \text{ (Full Scale} = 1.1 \text{ V p-p)}$		62			59		dBFS
WORST OTHER, EXCLUDING SECOND OR THIRD HARMONIC							
$f_{IN} = 155 \text{ MHz}$		-99			-96		dBFS
$f_{IN} = 155 \text{ MHz}$ (Full Scale = 2.0 V p-p)		-95			-98		dBFS
$f_{IN} = 750 \text{ MHz}$		-100			-97		dBFS
$f_{IN} = 900 \text{ MHz}$		-94	-80		-96		dBFS
$f_{IN} = 1800 \text{ MHz}$		-91			-88	-74	dBFS
$f_{IN} = 2100 \text{ MHz}$		-86			-94		dBFS
$f_{IN} = 3300 \text{ MHz}$		-85			-85		dBFS
$f_{IN} = 4350 \text{ MHz} \text{ (Full Scale} = 1.1 \text{ V p-p)}$		-83			-84		dBFS
$f_{IN} = 5530 \text{ MHz} \text{ (Full Scale} = 1.1 \text{ V p-p)}$		-82			-82		dBFS
TWO-TONE INTERMODULATION DISTORTION (IMD), A _{IN1} AND A _{IN2} = -8.0 dBFS							
$f_{IN1} = 1841 \text{ MHz}, f_{IN2} = 1846 \text{ MHz}$		-72			-72		dBFS
$f_{IN1} = 2137 \text{ MHz}, f_{IN2} = 2142 \text{ MHz}$		-74			-76		dBFS
CROSSTALK ⁶		>90			>90		dB
ANALOG INPUT BANDWIDTH, FULL POWER ⁷		5			5		GHz

¹ ジャンクション温度 (T_J) 範囲が -10° C ~ $+120^{\circ}$ C の場合、周囲温度 (T_A) は -40° C ~ $+85^{\circ}$ C になります。

²これらのテストの定義と詳しい実施方法については、AN-835を参照してください。

³ノイズ密度は、低アナログ入力周波数(30 MHz)で測定。

4入力構成部品の値は表9に示します。推奨バッファ設定については、表10を参照してください。

⁵図 79 に差動トランス結合構成を示します。図 80 は、周波数 > 5 GHz の時の入力回路構成です。 ⁶クロストークは、950 MHz、-2.0 dBPFS アナログ入力(1 チャンネル)、隣接チャンネルの入力なしの状態で測定。

⁷フルパワー帯域幅は、所定のADC性能が得られる動作帯域幅です。

デジタル仕様

特に指定のない限り、AVDD1 = 0.975 V、AVDD1_SR = 0.975 V、AVDD2 = 1.9 V、AVDD3 = 2.5 V、DVDD = 0.975 V、DRVDD1 = 0.975 V、DRVDD1 = 0.975 V、DRVDD2 = 1.9 V、SPIVDD = 1.9 V、 -10° C ≤ T_J ≤ $+120^{\circ}$ C¹。代表仕様は、 T_J = 70 °C(T_A = 25 °C)での性能を表します。

Parameter Min Typ Max Unit CLOCK INPUTS (CLK+, CLK-) LVDS/LVPECL LVDS/LVPECL Interval 1800 Interval 1800 Differential Input Voltage 300 800 1800 Interval 1800	t
CLOCK INPUTS (CLK+, CLK-) LVDS/LVPECL Logic Compliance LVDS/LVPECL Differential Input Voltage 300 800 1800 mV	
Logic ComplianceLVDS/LVPECLDifferential Input Voltage3008001800mV	
Differential Input Voltage3008001800mV	
	p-p
Input Common-Mode Voltage 0.675 V	
Input Resistance (Differential) 106 Ω	
Input Capacitance 0.9 pF	
Differential Input Return Loss at 2.6 GHz ² 9.4 dB	
SYSTEM REFERENCE (SYSREF) INPUTS (SYSREF+, SYSREF-)	
Logic Compliance LVDS/LVPECL	
Differential Input Voltage 400 800 1800 mV	p-p
Input Common-Mode Voltage 0.675 2.0 V	
Input Resistance (Differential) 18 kΩ	
Input Capacitance (Differential) 1 pF	
LOGIC INPUTS (SDIO, SCLK, CSB, PDWN/STBY, FD_A/GPIO_A0, FD_B/GPIO_B0, GPIO_A1, GPIO_B1)	
Logic Compliance CMOS	
Logic 1 Voltage $0.65 \times SPIVDD$ V	
Logic 0 Voltage $0.35 \times \text{SPIVDD}$ V	
Input Resistance 30 k Ω	
LOGIC OUTPUTS (SDIO, FD_A, FD_B)	
Logic Compliance CMOS	
Logic 1 Voltage ($I_{OH} = 4 \text{ mA}$) SPIVDD $- 0.45 \text{V}$	
Logic 0 Voltage ($I_{OL} = 4 \text{ mA}$) 0 0.45 V	
SYNCHRONIZATION INPUT (SYNCINB+/SYNCINB-)	
Logic Compliance LVDS/LVPECL	
Differential Input Voltage 400 800 1800 mV	p-p
Input Common-Mode Voltage 0.675 2.0 V	
Input Resistance (Differential) 18 kΩ	
Input Capacitance 1 pF	
SYNCINB+ INPUT	
Logic Compliance CMOS	
Logic 1 Voltage $0.9 \times DRVDD1$ $2 \times DRVDD1$ V	
Logic 0 Voltage 0.1 × DRVDD1 V	
Input Resistance 2.6 kΩ	
DIGITAL OUTPUTS (SERDOUT $x\pm$, $x = 0$ TO 7)	
Logic Compliance SST	
Differential Output Voltage 360 560 770 mV	p-p
Differential Termination Impedance 80 100 120 Ω	

¹ジャンクション温度(T₁)範囲が −10 °C ~ +120 °C の場合、周囲温度(T_A)は −40 °C ~ +85 °C になります。

² リファレンス・インピーダンス = $100 \Omega_{\circ}$

スイッチング仕様

特に指定のない限り、AVDD1 = 0.975 V、AVDD1_SR = 0.975 V、AVDD2 = 1.9 V、AVDD3 = 2.5 V、DVDD = 0.975 V、DRVDD1 = 0.975 V、 DRVDD2 = 1.9 V、SPIVDD = 1.9 V、デフォルト SPI 設定、-10 ℃ ≤ TJ ≤ +120 ℃¹。代表仕様は、TJ = 70 ℃ (TA = 25 ℃) での性能を表し ます。

表 4.

	2.0 GSPS				2.6 GSP		
Parameter	Min	Тур	Max	Min	Тур	Max	Unit
CLOCK							
Clock Rate at CLK+/CLK- Pins			6			6	GHz
Sample Rate ²	1200	2000	2100	1900	2600	2700	MSPS
Clock Pulse Width High	238.096			185.185			ps
Clock Pulse Width Low	238.096			185.185			ps
OUTPUT PARAMETERS							
Unit Interval (UI) ³	62.5	66.67	592.6	62.5	66.67	592.6	ps
Rise Time (t_R) (20% to 80% into 100 Ω Load)		26			26		ps
Fall Time (t_F) (20% to 80% into 100 Ω Load)		26			26		ps
Phase-Locked Loop (PLL) Lock Time		5			5		ms
Data Rate per Channel (Nonreturn to Zero) ⁴	1.6875	13	16	1.6875	13	16	Gbps
LATENCY ⁵							
Pipeline Latency ⁶		75			75		Clock cycles
Fast Detect Latency		26			26		Clock cycles
NCO Channel Selection to Output			8			8	Clock cycles
WAKE-UP TIME							
Standby		400			400		μs
Power-Down		15			15		ms
APERTURE							
Delay (t _A)		250			250		ps
Uncertainty (Jitter, t _J)		55			55		fs rms
Out of Range Recovery Time		1			1		Clock cycles

¹ジャンクション温度 (T_J) 範囲が -10 °C ~ +120 °C の場合、周囲温度 (T_A) は -40 °C ~ +85 °C になります。

²最大サンプリング・レートは、分周後のクロック・レートです。 ³ボー・レート=1/UI。このレンジのサブセットに対応できます。

4 デフォルトL=8。この値は、サンプル・レートとデシメーション・レシオに基づいて変更できます。

⁵ DDC 未使用。L=8、M=2、F=1。

6 詳細については、遅延のセクションを参照してください。



タイミング仕様

衣 0.					
Parameter	Description	Min	Тур	Max	Unit
CLK+ to SYSREF+ TIMING REQUIREMENTS					
t _{su_sr}	Device clock to SYSREF+ setup time		-65		ps
t _{H_SR}	Device clock to SYSREF+ hold time		95		ps
SPI TIMING REQUIREMENTS					
t _{DS}	Setup time between the data and the rising edge of SCLK	2			ns
t _{DH}	Hold time between the data and the rising edge of SCLK	2			ns
t _{CLK} for SPI Reads	Period of the SCLK	20			ns
t _{CLK} for SPI Writes	Period of the SCLK	10			ns
t _s	Setup time between CSB and SCLK	2			ns
t _H	Hold time between CSB and SCLK	2			ns
t _{HIGH} for SPI Reads	Minimum period that SCLK must be in a logic high state	8			ns
t _{HIGH} for SPI Writes	Minimum period that SCLK must be in a logic high state	4			ns
t _{LOW} for SPI Reads	Minimum period that SCLK must be in a logic low state	8			ns
t _{LOW} for SPI Writes	Minimum period that SCLK must be in a logic low state	4			ns
t _{ACCESS}	Maximum time delay between the falling edge of SCLK and output data valid for a read operation		5	8	ns
t _{DIS_SDIO}	Time required for the SDIO pin to switch from an output to an input, relative to the SCLK rising edge (not shown in Figure 4)	2			ns

タイミング図





AD9689

絶対最大定格

表 6.

Parameter	Rating
Electrical	
AVDD1 to AGND	1.05 V
AVDD1_SR to AGND	1.05 V
AVDD2 to AGND	2.0 V
AVDD3 to AGND	2.70 V
DVDD to DGND	1.05 V
DRVDD1 to DRGND	1.05 V
DRVDD2 to DRGND	2.0 V
SPIVDD to DGND	2.0 V
AGND to DRGND	-0.3 V to +0.3 V
AGND to DGND	-0.3 V to +0.3 V
DGND to DRGND	-0.3 V to +0.3 V
VIN±x to AGND	AGND -0.3 V to AVDD3 $+0.3$ V
CLK± to AGND	AGND -0.3 V to AVDD1 $+0.3$ V
SCLK, SDIO, CSB to DGND	DGND - 0.3 V to $SPIVDD + 0.3 V$
PDWN/STBY to DGND	DGND - 0.3 V to $SPIVDD + 0.3 V$
SYSREF± to AGND	2.5 V
SYNCINB± to DRGND	2.5 V
Junction Temperature Range (T _J)	-40°C to +125°C
Storage Temperature Range,	-65°C to +150°C
Amplent (1 ₄)	

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板(PCB)の設計と動作環境に直接 関連しています。PCBの熱設計には細心の注意を払う必要があ ります。 θ_{IA} は、1立方フィートの密封容器内で測定された自然 対流でのジャンクションから周囲への熱抵抗で、 θ_{JC} は、ジャン クションからケースへの熱抵抗です。

表 7. 熱抵抗

Package Type	θ_{JA}	$\theta_{\text{JC}_{\text{TOP}}}$	Ψ_{JB}	Unit
BP-196-4 ¹	16.26	1.4	5.44	°C/W

¹テスト条件 1: 熱抵抗のシミュレーション値は、190 個のサーマル・ビ アを備えた JEDEC 2S2P サーマル・テスト・ボードに基づいています。 JEDEC JESD51 参照。

ESD に関する注意



ESD(静電放電)の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術である ESD 保護回路を内蔵してはいますが、 デバイスが高エネルギーの静電放電を被った場合、損 傷を生じる可能性があります。したがって、性能劣化 や機能低下を防止するため、ESD に対する適切な予防 措置を講じることをお勧めします。

ピン配置およびピン機能説明

	1	2	3	4	5	6	7	8	9	10	11	12	13	14
A	AVDD2	AVDD2	AVDD1	AVDD1 ¹	AVDD1 ¹	AGND ¹	CLK+	CLK-	AGND ¹	AVDD1 ¹	AVDD1 ¹	AVDD1	AVDD2	AVDD2
в	AVDD2	AVDD2	AVDD1	AVDD1 ¹	AGND	AGND ¹	AGND ¹	AGND ¹	AGND ¹	AGND	AVDD1 ¹	AVDD1	AVDD2	AVDD2
с	AVDD2	AVDD2	AVDD1	AGND	AGND	AGND ¹	AGND ¹	AGND ¹	AGND ¹	AGND	AGND	AVDD1	AVDD2	AVDD2
D	AVDD3	AGND	AGND	AGND	AGND	AGND	AGND ¹	AGND ¹	AGND	AGND	AGND	AGND	AGND	AVDD3
E	VIN-B	AGND	AGND	AGND	AGND	AGND ²	AVDD1_SR	AGND ²	AGND	AGND	AGND	AGND	AGND	VIN-A
F	VIN+B	AGND	AGND	AGND	AGND	AGND	SYSREF+	SYSREF-	AGND	AGND	AGND	AGND	AGND	VIN+A
G	AVDD3	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AVDD3
н	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	VREF	AGND	AGND	AGND	AGND
J	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND	AGND
к	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³	AGND ³
L	DGND	GPIO_B1	SPIVDD	FD_B/ GPIO_B0	CSB	SCLK	SDIO	PDWN/ STBY	FD_A/ GPIO_A0	SPIVDD	GPIO_A1	DGND	DGND	DGND
М	DGND	DGND	DRGND	DRGND	DRVDD1	DRVDD1	DRVDD1	DRVDD1	DRGND	DRGND	DRVDD1	DRGND	DRVDD2	DVDD
N	DVDD	DVDD	DRGND	SERDOUT7+	SERDOUT6+	SERDOUT5+	SERDOUT4+	SERDOUT3+	SERDOUT2+	SERDOUT1+	SERDOUT0+	DRGND	SYNCINB+	DVDD
Ρ	DVDD	DVDD	DRGND	SERDOUT7-	SERDOUT6-	SERDOUT5-	SERDOUT4-	SERDOUT3-	SERDOUT2-	SERDOUT1-	SERDOUT0-	DRGND	SYNCINB-	DVDD

¹DENOTES CLOCK DOMAIN. ²DENOTES SYSREF± DOMAIN. ³DENOTES ISOLATION DOMAIN.

図 5. ピン配置(上面図)

15550-005

表 8. ピン機能の説明¹

Pin No.	Mnemonic	Туре	Description
Power Supplies			
A3, A12, B3, B12, C3, C12	AVDD1	Power	アナログ電源(公称 0.975 V)。
A4, A5, A10, A11, B4, B11	AVDD12 ²	Power	クロック領域用アナログ電源(公称 0.975 V)。
A1, A2, A13, A14, B1, B2, B13, B14, C1, C2, C13, C14	AVDD2	Power	アナログ電源(公称 1.9 V)。
D1, D14, G1, G14	AVDD3	Power	アナログ電源(公称 2.5 V)。
E7	AVDD1_SR	Power	SYSREF± 用アナログ電源(公称 0.975 V)。
L3, L10	SPIVDD	Power	SPI 用デジタル電源(公称 1.9 V)。
M14, N1, N2, N14, P1, P2, P14	DVDD	Power	デジタル電源(公称 0.975 V)。
M5 to M8, M11	DRVDD1	Power	デジタル・ドライバ電源(公称 0.975 V)。
M13	DRVDD2	Power	デジタル・ドライバ電源(公称 1.9 V)。
B5, B10, C4, C5, C10, C11, D2 to D6, D9 to D13, E2 to E5, E9 to E13, F2 to F6, F9 to F13, G2 to G13, H1 to H9, H11 to H14, J1 to J14	AGND	Ground	アナログ・グラウンド。これらのピンはアナログ・グラウ ンド・プレーンに接続されています。
A6, A9, B6 to B9, C6 to C9, D7, D8	AGND ²	Ground	クロック領域用グラウンド・リファレンス。
E6, E8	AGND21F ³	Ground	SYSREF± 用グラウンド・リファレンス。
K1 to K14	AGND22F ⁴	Ground	絶縁グラウンド。
L1, L12 to L14, M1, M2	DGND	Ground	デジタル制御グラウンド電源。これらのピンはデジタル・ グラウンド・プレーンに接続されています。
M3, M4, M9, M10, M12, N3, N12, P3, P12	DRGND	Ground	デジタル・ドライバ・グラウンド電源。これらのピンはデ ジタル・ドライバ・グラウンド・プレーンに接続されてい ます。
Analog			
E1, F1	VIN-B, VIN+B	Input	ADC B アナログ差動入力の -/+。
E14, F14	VIN–A, VIN+A	Input	ADC A アナログ差動入力の -/+。
A7, A8	CLK+, CLK-	Input	クロック差動入力の +/-。
H10	VREF	Input/output/ do not connect (DNC)	0.50 V リファレンス電圧入力。接続しないでください。この ピンは、SPIを通じて「未接続」または「入力」として設定 できます。内部リファレンスを使用する場合は、このピン を接続しないでください。外部電圧リファレンス源を使用 する場合、このピンには 0.50 V のリファレンス電圧が必要 です。
CMOS Inputs/Outputs			
L2	GPIO_B1	Input/output	GPIO B1 _°
L4	FD_B/GPIO_B0	Input/output	チャンネル B/GPIO B0 の高速検出出力。
L9	FD_A/GPIO_A0	Input/output	チャンネル A/GPIO A0 の高速検出出力。
L11	GPIO_A1	Input/output	GPIO A1.
Digital Inputs			
F7, F8	SYSREF+, SYSREF-	Input	アクティブ・ハイの JESD204B LVDS システム・リファレン
N13	SYNCINB+	Input	アクティブ・ローの IESD20/B LVDS/CMOS 同期入力の+
P13	SYNCINB-	Input	アクティブ・ローの IESD204B LVDS 同期入力の-
Data Outputs	STROND	input	
N4. P4	SERDOUT7+. SERDOUT7-	Output	レーン7差動出力データの+/-
N5. P5	SERDOUT6+, SERDOUT6-	Output	レーン6差動出力データの $+/-$
N6 P6	SERDOUT5+, SERDOUT5-	Output	レーン5 差動出力データの +/-
N7. P7	SERDOUT4+, SERDOUT4-	Output	レーン4 差動出力データの ±/-
N8 P8	SERDOUT3+ SERDOUT3-	Output	 ・ ・
N9 P9	SERDOUT2+ SERDOUT2-	Output	 ・ ・ 5 圧切山/// ノッカー。 レーン 2 羊動出力データのエ/
N10 P10	SERDOUT1+ SERDOUT1-	Output	 ・ ・
N11 P11	SERDOUTO+ SERDOUTO-	Output	 ・ ・
1111,111	SERDOUTOT, SERDOUTOT	Juipui	▶ ▶ ▶ □ 左野山刀/ ̄ク ♡ +/-。



Pin No.	Mnemonic	Туре	Description
Digital Controls			
L5	CSB	Input	SPI チップ・セレクト(アクティブ・ロー)。
L6	SCLK	Input	SPIシリアル・クロック。
L7	SDIO	Input/output	SPI シリアル・データ入力/出力。
L8	PDWN/STBY	Input	パワーダウン入力(アクティブ・ハイ)。このピンの動作
			は SPI モードによって異なり、パワーダウンまたはスタンバ
			イとして設定できます。

1最大限の性能を実現するプレーン絶縁方法の詳細については、動作原理のセクションとアプリケーション情報のセクションを参照してください。

² クロック領域であることを示します。³ SYSREF±領域であることを示します。

4 絶縁領域であることを示します。

・タシー

代表的な性能特性 2.0 **GSPS**

特に指定のない限り、AVDD1 = 0.975 V、AVDD1_SR = 0.975 V、AVDD2 = 1.9 V、AVDD3 = 2.5 V、DVDD = 0.975 V、DRVDD1 = 0.975 V、 DRVDD2 = 1.9 V、SPIVDD = 1.9 V、サンプリング・レート = 2.0 GHz、クロック分周器 = 2、1.7 Vp-p フルスケール差動入力、入力振幅 (A_{IN}) = -2.0 dBFS、T_J = 70 ℃ (T_A = 25 ℃)、128k 高速フーリエ変換(FFT)サンプル。推奨設定については表 10 を参照してください。





図 12. f_{IN} = 3300 MHz でのシングル・トーン FFT



図 13. f_{IN} = 4350 MHz、フルスケール電圧 = 1.1 Vp-p での シングル・トーン FFT



図 14. f_{IN} = 5400 MHz、フルスケール電圧 = 1.1 Vp-p での シングル・トーン FFT



図 15. さまさまなハッファ電流での SNR/SFDR と入力周波数(f_{IN})の関係



図 16. さまざまなバッファ電流での HD2 と入力周波数(f_{IN})の関係



図 17. さまざまなバッファ電流での HD3 と入力周波数(f_{IN})の関係



-タシート

図 18. ツー・トーン FFT(f_{IN1} = 1841 MHz、f_{IN2} = 1846 MHz、 A_{IN1} および A_{IN2} = -8 dBFS)



図 19. ツー・トーン FFT(f_{IN1} = 2137 MHz、f_{IN2} = 2142 MHz、 A_{IN1} および A_{IN2} = -8 dBFS)



図 20. ツー・トーン FFT(f_{IN1} = 947.5 MHz、f_{IN2} = 1855.5 MHz、 f_{CLK} = 1.96608 GHz、デシメーション・レシオ = 16、 NCO 周波数 = 942.5 MHz)



図 21. ツー・トーン FFT(f_{IN1} = 947.5 MHz、f_{IN2} = 1855.5 MHz、 f_{CLK} = 1.96608 GHz、デシメーション・レシオ = 16、 NCO 周波数 = 1842.5 MHz)



図 22. ツー・トーン SFDR/IMD3 と入力振幅 A_{IN} の関係 (f_{IN1} = 1841.5 MHz、f_{IN2} = 1846.5 MHz)





ータシート

Ť



図 26. SNR/SFDR とジャンクション温度 T」の関係(f_{IN} = 900 MHz)



図 27. 電力とジャンクション温度 T」の関係(f_{IN} = 900 MHz)





ータシート

デ

図 30. SNR/SFDR とサンプル周波数 fs の関係(f_{IN} = 1.8 GHz)









AD9689

2.6 GSPS

特に指定のない限り、AVDD1 = 0.975 V、AVDD1_SR = 0.975 V、AVDD2 = 1.9 V、AVDD3 = 2.5 V、DVDD = 0.975 V、DRVDD1 = 0.975 V、 DRVDD2 = 1.9 V、SPIVDD = 1.9 V、サンプリング・レート = 2.56 GHz、クロック分周器 = 2、1.7 Vp-p フルスケール差動入力、入力振幅 (A_{IN}) = -2.0 dBFS、T_J = 70 °C (T_A = 25 °C)、128 k FFT サンプル。推奨設定については表 10 を参照してください。







-タシート

A_{IN1} および A_{IN2} = -8 dBFS)



図 49. ツー・トーン FFT(f_{IN1} = 2137 MHz、f_{IN2} = 2142 MHz、 A_{IN1} および A_{IN2} = -8 dBFS)





図 51. ツー・トーン FFT(f_{IN1} = 1846.5 MHz、f_{IN2} = 2142.5 MHz、 f_{CLK} = 2.4576 GHz、デシメーション・レシオ = 10、 NCO 周波数 = 2140 MHz)



図 52. ツー・トーン SFDR/IMD3 と入力振幅 A_{IN} の関係 (f_{IN1} = 1841.5 MHz、f_{IN2} = 1846.5 MHz)



図 53. ツー・トーン SFDR/IMD3 と入力振幅 A_{IN} の関係 (f_{IN1} = 2137.5 MHz、f_{IN2} = 2142.5 MHz)



ータシート

デ



ータシート

デ

図 60. SNR/SFDR とサンプル周波数 f_S の関係 (f_{IN} = 1.8 GHz)







AD9689

等価回路

















動作原理

AD9689 には、2 個のアナログ入力チャンネルと最大 8 個の JESD204B 出力レーン・ペアがあります。この ADC は最大 5 GHz の広帯域アナログ信号をサンプリングします。実際には、アナロ グ信号入力の -3dB ロールオフが 9 GHz となっています。AD9689 は、広い入力帯域幅、高いサンプリング・レート、優れた直線 性、低消費電力を小型パッケージで実現できるように最適化さ れています。

デュアル ADC コアは、マルチステージの差動パイプラン・ア ーキテクチャを採用し、出力誤差補正ロジックを内蔵していま す。各 ADC の入力帯域幅は広く、選択可能な多様な入力範囲 をサポートします。また、電圧リファレンスを内蔵しているの で設計が容易になります。

AD9689 には、通信レシーバー内の AGC 機能を簡素化する機能 が複数備わっています。プログラマブル閾値検出器を使うと、 ADC の高速検出出力ビットを使って着信信号電力をモニタする ことができます。入力信号レベルがプログラマブル閾値を超え ると、高速検出インジケータがハイ・レベルになります。この 閾値インジケータは遅延が小さいため、短時間でシステム・ゲ インを下げて ADC 入力のオーバーレンジ状態を回避すること ができます。

サブクラス 1 の JESD204B に基づく高速シリアル出力のデータ・ レーンは、サンプル・レートとデシメーション・レシオに応じ て、1 レーン (L=1)、2 レーン (L=2)、4 レーン (L=4)、 および8 レーン (L=8)で構成することができます。複数デバイ スの同期は、SYSREF± と SYNCINB±入力ピンを通じてサポー トされています。AD9689 の SYSREF± ピンは、データが ADC を通過して JESD204B インターフェースから出力される際のタ イムスタンプとして使用することもできます。

ADC のアーキテクチャ

AD9689のアーキテクチャは、入力バッファ付きのパイプライン ADC で構成されています。入力バッファには、アナログ入力信 号に対する終端インピーダンスが備わっています。この終端イ ンピーダンスは 200 Ω に設定されています。図 66 に、アナログ 入力終端の等価回路図を示します。入力バッファは、広い帯域 幅の全体にわたって、高い直線性、低ノイズ、低消費電力を実 現できるように最適化されています。

この入力バッファによって直線性に優れた高入力インピーダン スが提供され(駆動が容易になる)、ADCからのキックバック が減少します。各段からの量子化出力は、デジタル補正ロジッ ク内で最終的に1個の14ビット値にまとめられます。パイプラ イン・アーキテクチャでは、最初の段に新しい入力サンプルを 処理させて、同時にそれ以外の段には、その前のサンプルを処 理させることができます。サンプリングはクロックの立上がりエ ッジで行われます。

アナログ入力に関する考慮事項

AD9689 へのアナログ入力は差動バッファ式です。バッファの内部コモンモード電圧は 1.4 V です。クロック信号は、サンプル・ モードとホールド・モードの間で入力回路を交互に切り替えます。 マッチング受動回路を構成するために、1 個の差動コンデンサ または 2 個のシングルエンド・コンデンサ(もしくは両方の組 み合わせ)を、入力に組み込むことができます。これらのコン デンサは、最終的には、不要な広帯域ノイズを制限するローパ ス・フィルタを構成します。詳細については、アナログ・ダイ アログの記事「Transformer-Coupled Front-End for Wideband A/D Converters」(Volume 39、2005 年 4 月)を参照してください。一 般に、フロントエンド回路用コンポーネントの正確な値は、ア プリケーションによって異なります。

100 MHz ~ 10 GHz の周波数範囲におけるアナログ入力の差動 入力リターン損失曲線を図 78 に示します。リファレンス・イン ピーダンスは 100 Ω です。





5550-24

最大限の動的性能を得るには、コモンモードのセトリング誤差 が対称になるよう設定するために、VIN+x と VIN-x を駆動する ソース・インピーダンスをマッチングさせる必要があります。 これらの誤差は、ADC の同相ノイズ除去によって減らすことが できます。内部リファレンス・バッファは、ADC コアのスパン を決定する差動リファレンスを生成します。

最大の SNR (S/N 比) 性能は、スパンが差動構成で最大になる よう ADC を設定することで実現されます。AD9689 では、SPI ポートを使用して、使用可能なスパンを 1.13 V p-p から 2.04 V p-p までの差動範囲にプログラムすることができます。デ フォルトは 1.7 V p-p です。

AD9689

差動入力構成

AD9689 を能動的にせよ受動的にせよ、駆動する方法は複数あり ます。最高の性能は、アナログ入力を差動で駆動することによ って得られます。

大半のアンプのノイズ性能は AD9689 の本来の性能を引き出せるほど十分なものではないので、SNR と SFDR が重要なパラメータとなるアプリケーションでは、差動トランス結合が推奨入力構成となります(図 54 と表 9 を参照)。

低周波数域から中周波数域で AD9689 の性能を最大限に引き出 すために推奨されるのは、ダブル・バランまたはダブル・トラ ンス回路(図 79 と表 9 を参照)です。 より高い周波数域の第2または第3ナイキスト・ゾーンでは、 広帯域動作を確実なものとするために、フロントエンドの受動 コンポーネントの一部を取り除くことが推奨されます(図80と 表9を参照)。





図 80.5 GHz を超える周波数域での入力回路構成

表 9. 差動トランス結合による入力構成時のコンポーネント値

Frequency Range	Transformer	R1	R2	R3	C1	C2	C3	C4
<5000 MHz	BAL-0006	25 Ω	25 Ω	10 Ω	0.1 µF	0.1 µF	0.4 pF	0.4 pF or open
>5000 MHz	BAL-0009	25 Ω	25 Ω	10 Ω	0.1 µF	0.1 µF	Open	Open

AD9689

入力コモンモード

図 82 に示すように、AD9689 のアナログ入力は内部でコモンモード電圧にバイアスされます。コモンモード・バッファには制限範囲があり、この範囲内では、コモンモード電圧の低下が公称値のどちらかの側で 50 mV を超えると、性能が大きく低下します。

DC カップリング・アプリケーションにおいて推奨される処理手 順は、このセクションに示す SPI 書込みを使って、コモンモード 電圧を VREF ピンにエクスポートすることです。コモンモード電 圧は ADC を正しく動作させるよう、エクスポートされる値に 設定する必要があります。レジスタ 0x1908 を使い、内部コモン モード・バッファへのアナログ入力を遮断してください。

DC カップリング動作のために SPI 書込みを行う場合は、以下の レジスタ設定を順番に従って使用します。

- レジスタ 0x1908 のビット 2 をセットして、内部コモンモ ード・バッファへのアナログ入力を遮断します。これはロ ーカル・レジスタです。
- レジスタ 0x18A6 を 0x00 に設定して、電圧リファレンスをオ フにします。
- 3. レジスタ 0x18E6 を 0x00 に設定して、温度ダイオードのエ クスポートをオフにします。
- レジスタ 0x18E3 のビット6を1に設定して、V_{CM}のエクス ポートをオンにします。
- 5. コモンモード・エクスポートの精度を向上させるために、 レジスタ 0x18E3 のビット [5:0] をバッファの現在の設定 (レジスタ 0x1A4C とレジスタ 0x1A4D) にします。

図 81 に DC カップリング・アプリケーションのブロック図を示 します。



図 81. AD9689 を使用した DC カップリング・アプリケーション

アナログ入力バッファの制御と SFDR の最適化



AD9689 の入力バッファは、バッファ電流、DC カップリング、 入力フルスケール調整など、アナログ入力の柔軟な制御を実現 します。使用可能なすべての制御を図 82 に示します。

レジスタ 0x1A4C とレジスタ 0x1A4D を使用して各チャンネルの バッファ動作を調整し、さまざまな入力周波数と対象帯域幅に対 して SFDR を最適化することができます。内部リファレンス電圧 の変更にはレジスタ 0x1910 を使用します。内部リファレンス電 圧を変更すると、入力フルスケール電圧が変化します。

レジスタ 0x1A4C とレジスタ 0x1A4D の入力バッファ電流を設 定すると、AVDD3 電源に必要な電流量が変わります。この関係 を図 83 に示します。すべてのバッファ電流設定のリストについ ては、表 46 と表 53 を参照してください。



図 83. AVDD3 電流(I_{AVDD3})とバッファ電流設定 (レジスタ 0x1A4C の「バッファ制御 1」設定とレジスタ 0x1A4D の 「バッファ制御 2」設定)の関係

さまざまなナイキスト・ゾーンにおけるバッファ電流の推奨値 を表 10 に示します。

表 10. 入力周波数の SFDR 最適化

Product	Fraguanay	Register 0x1A4C and Register	High Frequency Setting Register
TTOULOU	Trequency	071740	071740
AD9689-2600	89-2600 DC to 1.3 GHz		Default (0x14)
	1.3 GHz to 2.6 GHz	500 μΑ	Default (0x14)
	>2.6 GHz	700 µA	0x54
AD9689-2000	DC to 1000 MHz	Default (300 µA)	N/A ¹
	1 GHz to 2 GHz	500 µA	N/A
	>2 GHz	700 µA	N/A

¹N/Aは該当せずを意味します。

AD9689

ディザ

AD9689 には、特に低信号レベル時の ADC の直線性と SFDR を 改善する、内部オンチップ・ディザ回路が組み込まれています。 AD9689 の入力に、既知ですがランダムな量の白色ノイズを加え ます。このディザは ADC 伝達関数内の小信号の直線性を改善 し、デジタル的に正確に差し引かれます。ディザはデフォルト でオンになっており、ADC の入力ダイナミック・レンジを狭め ることはありません。データシートの仕様と制限値は、ディザ をオンにして得られる値です。

ディザはデフォルトでオンになります。オフにすることは推奨 できません。

絶対最大入力スイング

AD9689 の入力で許容される絶対最大入力スイングは、差動で 5.8 Vp-p です。このレベルまたはその近傍で動作する信号は、 ADC に恒久的な損傷を与えるおそれがあります。詳細について は表6を参照してください。

電圧リファレンス

AD9689 には、安定した正確な 0.5 V 電圧リファレンスが組み込まれています。この内部 0.5 V リファレンスによって、ADC のフルスケール入力レンジが設定されます。このフルスケール入力レンジは、ADC の入力フルスケール制御レジスタ (レジスタ 0x1910) を介して調整することができます。入力スイングの詳しい調整方法については、表 46 と表 53 を参照してください。図85 に、内部 0.5 V リファレンス制御のブロック図を示します。

SPI レジスタ 0x18A6 を使用すれば、この 0.5 V 内部リファレン スを使用するか、0.5 V 外部リファレンスを設定するかを選択で きます。外部電圧リファレンスを使用する場合は、0.5 V のリフ ァレンスを用意してください。フルスケール調整は、リファレ ンス電圧に関係なく SPI を使用して行います。AD9689 のフルス ケール・レベルの詳しい調整方法については、メモリ・マップ のセクションを参照してください。 外部電圧リファレンスを使用するために必要な SPI 書込みの手 順を以下に示します。

- 1. レジスタ 0x18E3 を 0x00 に設定して、V_{CM} のエクスポート をオフにします。
- 2. レジスタ 0x18E6 を 0x00 に設定して、温度ダイオードのエ クスポートをオフにします。
- 3. レジスタ 0x18A6 を 0x01 に設定して、外部電圧リファレン スをオンにします。

アプリケーションによっては、ADC のゲイン精度を向上させた り熱ドリフト特性を改善したりするために、外部リファレンス が必要になることがあります。0.5 V 内部リファレンスの代表的 なドリフト特性を図 84 に示します。



外部電圧リファレンスは、安定した 0.5 V リファレンスでなけ ればなりません。ADR130 は、0.5 V リファレンスとして十分な 性能を備えたものの 1 つです。ADR130 を使用して AD9689 に 外部 0.5 V リファレンスを提供する方法を図 86 に示します。破 線部は、ADR130 を使って外部リファレンスを提供する場合の、 AD9689 内の未使用ブロックです。



図 85. 内部リファレンスの構成と制御



図 86. ADR130 を使用した外部リファレンス

DC オフセットのキャリブレーション

データシート

AD9689 には、ADC の出力から DC オフセットを除去するため にデジタル・フィルタが組み込まれています。AC カップリン グ・アプリケーションでは、レジスタ 0x0701 に 0x86 を書き込 むことによって、このフィルタを有効化できます。フィルタは、 平均 DC 信号を計算して、それを ADC 出力からデジタル的に差 し引きます。結果として、出力と DC オフセットの比は 70 dBFS 以上にまで改善されます。フィルタは DC 信号のソースを区別 しないので、DC の信号内容を扱うのが目的でない場合にこの 機能を使用できます。フィルタは最大 ±512 コードまで DC を補 正しますが、この値を超えると飽和します。

クロック入力に関する考慮事項

最大限の性能を引き出すには、AD9689のサンプル・クロック入 力(CLK+とCLK-)を差動信号で駆動してください。この信号 は、トランスまたはクロック・ドライバを介して CLK+ ピンと CLK- ピンに AC カップリングされます。これらのピンは内部的 にバイアスされます。バイアスの追加は必要ありません。

100 MHz ~ 6 GHz の周波数範囲におけるクロック入力の差動入 カリターン損失曲線を図 87 に示します。リファレンス・インピ ーダンスは100Ωです。



m1 FREQUENCY = 2.001GHz SDD11 = 0.274/-156.496 IMPEDANCE = Z₀ × (0.586 - j0.139)

m2 FREQUENCY = 2.602GHz SDD11 = 0.319/-176.549 IMPEDANCE = Z₀ × (0.516 – j0.022)

 $\begin{array}{l} m4 \\ FREQUENCY = 4.001GHz \\ SDD11 = 0.360/139.617 \\ IMPEDANCE = Z_0 \times (0.518 + j0.278) \end{array}$ $\begin{array}{l} m5 \\ \mbox{FREQUENCY} = 5.202\mbox{GHz} \\ \mbox{SDD11} = 0.364/139.617 \\ \mbox{IMPEDANCE} = Z_0 \times (0.761 + j0.639) \end{array}$

757 5550-

m3 FREQUENCY = 2.996GHz SDD11 = 0.337/169.383 IMPEDANCE = Z₀ × (0.499 – j0.070)

図 87. CLK± 入力の差動入力リターン損失

- 32/134 -

AD9689

AD9689 の望ましいクロッキング方法を図 88 に示します。低ジ ッタのクロック・ソースが、RF トランスを使って、シングルエ ンド信号から差動信号に変換されます。



図 88. トランス・カップリング差動クロック

もう 1 つの選択肢は、図 89 と 図 90 に示すように、差動 LVPECL 信号または CML 信号をサンプル・クロック入力ピン に AC カップリングすることです。



図 89. 差動 LVPECL サンプル・クロック



図 90. 差動 CML サンプル・クロック

AD9172 などの RF DAC シリーズの中には、AD9689 にクロック を出力できるシンセサイザを内蔵しているものもあります。 AD9172 のクロック出力を AD6989 に使用する場合の構成を図 91 に示します。



図 91. DAC クロック出力を AD9689 のクロックに使用

AD9689

クロックのデューティ・サイクルに関する考慮事項

代表的な高速 ADC は、両方のクロック・エッジを使用してさ まざまな内部タイミング信号を生成します。AD9689 には内部 クロック分周器と、DCS1 および DCS2 からなるデューティ・ サイクル・スタビライザが含まれており、デフォルトで有効に なっています。50 % のクロック・デューティ・サイクルを保証 できないアプリケーションでは、数倍の周波数を持つクロック とクロック分周器を組み合わせて使うことを推奨します。

高周波数のクロックを使用できない場合は、レジスタ 0x011C と 0x011E を使って DCS をオンにすることを推奨します。 AD9689 クロック入力の各種制御方法を図 92 に示します。分周 器の出力から、50 % のデューティ・サイクルと高いスルー・レ ート(高速エッジ)のクロック信号が内部 ADC に供給されます。 この機能の詳しい使用方法については、メモリ・マップのセクシ ョンを参照してください。

入力クロック分周器

AD9689 には、入力クロックを 1、2、または4分周することの できる入力クロック分周器が組み込まれています。分周比はレ ジスタ 0x0108 を使って選択します(図 92 参照)。

CLK± 入力の最大周波数は 6 GHz で、これが分周器の限界値で す。クロック入力がサンプル・クロックの倍数であるアプリケ ーションでは、クロック信号を使用する前に、クロック分周器に 適切な分周比をプログラムしてください。これにより、スタート アップ時の過渡電流を制御することができます。



図 92. クロック分周器回路

AD9689 のクロック分周器は、外部 SYSREF± 入力を使って同期 できます。クロック分周器は有効な SYSREF± 信号でリセット され、プログラム可能な状態になります。この同期機能によっ て、複数デバイスが同時にサンプリングを行なえるよう、各ク ロック分周器を揃えることが可能となります。詳細については、 メモリ・マップ・レジスタの詳細セクションを参照してくださ い。

入力クロック分周器の ½ 周期遅延調整

AD9689の入力クロック分周器は、入力クロック・サイクルの½ 単位で位相遅延を発生させます。この遅延をチャンネルごとに 独立してイネーブルするには、レジスタ 0x0109 をプログラムし ます。このレジスタを変更しても、JESD204B リンクの安定性 には影響しません。

クロックの微小遅延調整と超微小遅延調整

AD9689 のサンプリング・エッジ・インスタントは、レジスタ 0x0110、0x0111、および 0x0112 への書込みによって調整します。 レジスタ 0x0110 のビット [2:0] で微小遅延、あるいは超微小 遅延を含む微小遅延の選択を有効にします。微小遅延は、16 ス テップまたは 192 ステップの遅延オプションでクロック・エッ ジを遅延させることができます。超微小遅延は、0.25 ps の超精 密ステップでクロック遅延を調整するための符号なし制御です。 レジスタ 0x0112 のビット [7:0] により、192 遅延ステップでク ロックを遅延させるオプションが可能になります。また、レジ スタ 0x0111 のビット [7:0] により、128 個の超微小遅延ステッ プでクロックを遅延させるオプションが可能になります。これ らの値は、各チャンネルに個別にプログラムできます。超微小 遅延オプションを使用するには、レジスタ 0x0110 のビット [2:0] のクロック遅延制御を、0x2 または 0x6 に設定します。 AD9689 内のクロック分周器に使用できる制御を図 93 に示しま す。パイプライン制御時のサンプル精度を維持するために、デ ジタル遅延回路にも、アナログ遅延回路に適用したものと同じ 遅延設定を適用することを推奨します。



図 93. クロック分周器の位相制御と遅延制御

クロック遅延調整は、SPI 書込みを通じてイネーブルすると直 ちに有効になります。レジスタ 0x0110 でクロックの微小遅延調 整をイネーブルすると、データパスがリセットされます。しか し、レジスタ 0x0111 と 0x0112 の内容は、JESD204B リンクの 安定性に影響を与えることなく変更することができます。

クロック・カップリングに関する考慮事項

AD9689 のアナログ電源部には、データ変換のさまざまな側面を 制御する領域が数多くあります。クロック領域の電源は、アナ ログ電源部 AVDD1 (0.975 V) にあるピン A4、A5、A10、A11、 B4、B11 と、グラウンド部 (AGND) にあるピン A6、A9、B6、 B7、B8、B9、C6、C7、C8、C9、D7、D8 によって供給されま す。クロック電源領域と他のアナログ領域の間のカップリング を最小限に抑えるために、図 94 に示すように、ピン A4 および ピン A11、ならびにピン B4 および ピン B11 については、電源 Q 値低減回路を追加することを推奨します。



図 94. クロック領域電源に推奨される電源 Q 値低減回路

-タシート

クロック・ジッタに関する考慮事項

高速で高分解能の ADC は、クロック入力の品質に大きく影響 されます。所定の入力周波数 (f_A) でアパーチャ・ジッタ (t_J) だけを原因とした場合の SNR の低下は、次式で計算されます。

 $SNR_{JITTER} = -20 \times \log_{10} (2 \times \pi \times f_A \times t_J)$

この式で、RMS アパーチャ・ジッタは、クロック入力、アナロ グ入力信号、および ADC のアパーチャ・ジッタ仕様を含むす べてのジッタ・ソースの二乗平均平方根を表わします。

中間周波数(IF) アンダーサンプリング・アプリケーションは、 ジッタに対して特に敏感です(図95を参照)。



図 95. 理想 SNR、アナログ入力周波数、ジッタの関係

アパーチャ・ジッタが AD9689 のダイナミック・レンジに影響 する可能性がある場合は、クロック入力をアナログ信号として 扱います。デジタル・ノイズによるクロック信号の変調を避け るために、クロック・ドライバ用の電源は ADC 出力ドライバ の電源から分離してください。クロックが別のタイプのソース (ゲーティング、分周、その他の方法)から生成されている場 合は、最終ステップで、オリジナル・クロックによりクロック のリタイミングを行います。ADC に関連するジッタ性能の詳細 については、アプリケーション・ノート AN-501 とアプリケーシ ョン・ノート AN-756 を参照してください。

クロックにより生じるさまざまなジッタ値に対する AD9689 の 予測 SNR 値と入力周波数の関係を、図 96 に示します。SNR は 次の式を使って推定します。





AD9689

図 96. SNR の推定低下量と入力周波数および RMS ジッタの関係 (2.6 GSPS 時)

パワーダウン・モードとスタンバイ・モード

AD9689 には PDWN/STBY ピンがあり、デバイスをパワーダウ ン・モードまたはスタンバイ・モードに構成できます。デフォ ルト動作は PDWN です。PDWN/STBY ピンはロジック・ハイ・ ピンです。パワーダウン・モードの場合は JESD204B リンクが 無効になります。パワーダウン・オプションは、レジス タ 0x003F と 0x0040 を介して設定することもできます。

スタンバイ・モードでは JESD204B リンクが有効で、すべてのコ ンバータ・サンプルにゼロを送信します。レジスタ 0x0571 のビ ット7を使い、/K/文字を選択するようにこの送信を変更してく ださい。

温度ダイオード

AD9689 には、ダイオードベースの温度センサーが備わっていま す。ダイオードの出力電圧は、半導体の温度に対応した値とな ります。ダイ上には複数のダイオードがありますが、ダイの中 央部分にある温度ダイオードを使って得られた結果を、ダイ全 体の代表値と見なすことができます。しかし、1 チャンネルだ けを使用する(他のチャンネルはパワーダウン状態にある)ア プリケーションでは、オンになっているチャンネルに対応する 温度ダイオードの値を読み取ることが推奨されます。AD9689内 のダイオードの位置を図 97 に示します。電圧は VREF ピンに出 力できます。各位置には2個のダイオードがあり、一方のサイ ズは他方の20倍になっています。ダイ温度の予測は、正確を期 すために、1箇所2個のダイオードを両方とも使用して行うこ とを推奨します。詳細については、アプリケーション・ノート AN-1432 を参照してください。



図 97. ダイ内の温度ダイオードの位置

AD9689

温度ダイオードの電圧は、SPI を使って VREF ピンにエクスポー トできます。ダイオードをイネーブルまたはディスエーブルす るには、レジスタ 0x18E6 を使用します。VREF ピンには他の電 圧も同時にエクスポートされ得る、という点に注意する必要が あります。電圧が同時にエクスポートされた場合は、デバイス が不明確な動作をする可能性があります。正しい指示値が得ら れるようにするために、このセクションの内容に従って、他のす べての電圧エクスポート回路をスイッチ・オフにしてください。 ダイオード電圧の読み取りをイネーブルするために必要な制御 機能のブロック図を、図 98 に示します。



レジスタ制御

中央の温度ダイオードのエクスポートに必要な SPI 書込みを以下に示します(詳細は表 46 と表 53 を参照)。

- レジスタ 0x0008 を 0x03 に設定して、両方のチャンネルを 選択します。
- レジスタ 0x18E3 を 0x00 に設定して、V_{CM} のエクスポート をオフにします。
- 3. レジスタ 0x18A6 を 0x00 に設定して、電圧リファレンスの エクスポートをオフにします。
- レジスタ 0x18E6 を 0x01 に設定して、中央にある温度ダイ オードのうち、サイズが小さい方(1×)の電圧エクスポー トをオンにします。温度ダイオードの代表的な電圧応答を 図 99 に示します。この電圧がダイ温度を表しますが、精度 を向上させるために、2 個あるダイオードの両方の値を測定 することを推奨します。サイズが20 倍のダイオードをイネ ーブルする方法をステップ5 で説明します。
- レジスタ 0x18E6 を 0x02 にセットして、ペアの 2 個目の中 央温度ダイオード(1 個目の 20 倍のサイズを持つ方)をオ ンにします。より正確な結果を得るために 2 個のダイオー ドを同時に使用する方法については、アプリケーション・ ノート AN-1432 を参照してください。



測定電圧差(ΔV)とジャンクション温度(°C)の関係を図 100


ADC オーバーレンジと高速検出

レシーバー・アプリケーションでは、コンバータがいつクリッ プ状態になりそうかを、高い信頼性で決定できるメカニズムを 備えていることが望まれます。JESD204B 出力の標準オーバー レンジ・ビットは、有用性の低いアナログ入力の状態に関する 情報を提供します。したがって、フルスケール値未満でプログ ラム可能な閾値を使って、実際にクリップが発生する前に、ゲ インを低下させる時間を取れるようにするのが有効です。さら に、信号のスルー・レートがかなり大きくなる可能性があるの で、この機能の遅延が大きな懸念材料となります。高度にパイ プライン化されたコンバータでは、遅延も大きくなります。 AD9689 には、閾値をモニタして FD_A ピンと FD_B ピンをアサ ートするために、個々のチャンネル用の高速検出回路が組み込 まれています。

ADC オーバーレンジ

ADC の入力でオーバーレンジが検出されると、ADC オーバー レンジ・インジケータがアサートされます。オーバーレンジ・ インジケータは、JESD204B リンク内に制御ビットとして組み 込むことができます(CSB > 0 の場合)。このオーバーレン ジ・インジケータの遅延は、サンプル遅延に一致します。

AD9689 は、8 個ある仮想コンバータのオーバーレンジ状態も記録します。仮想コンバータの詳細については、図 109 を参照してください。各仮想コンバータのオーバーレンジ状態は、レジスタ 0x0563 のスティッキー・ビットとして登録されます。レジスタ 0x0563 の内容は、レジスタ 0x0562 を使い、仮想コンバータに関連するビットをトグルして位置をセットしリセットすることによりクリアできます。

高速閾値検出(FD_A と FD_B)

入力信号の絶対値が、プログラム可能な上限閾値レベルを超え ると、直ちに FD_A ピンまたは FD_B ピンがセットされます。 FD ビットは、入力信号の絶対値が下限閾値レベルを下回り、そ の時間がプログラム可能なドウェル時間を超えた場合のみクリ アされます。この機能はヒステリシスを発生させて、FD ビット の過度のトグリングを防ぎます。 上限閾値レジスタと下限閾値レジスタ、およびドウェル時間レジ スタの動作を図 101 に示します。

FD インジケータは、入力の大きさが上限閾値高速検出レジスタ 内にプログラムされた値を超えた場合にアサートされます。こ れらの検出レジスタは、レジスタ 0x0247 とレジスタ 0x0248 に置 かれています。選択された閾値レジスタは、ADC 出力の信号の 大きさと比較されます。上限閾値の高速検出時には、最大で 28 クロック・サイクルの遅延が生じます。上限閾値の概算値は、 次式で求められます。

上限閾値の大きさ(dBFS) = 20log(閾値の大きさ/2¹³)

FD インジケータは、信号が下限閾値未満に低下して、その状態 がプログラムされたドウェル時間だけ持続するまでクリアされ ません。下限閾値は、レジスタ 0x0249 とレジスタ 0x024A に置 かれた下限閾値高速検出レジスタ内にプログラムされます。下 限閾値高速検出レジスタは 13 ビット・レジスタで、ADC 出力の 信号の大きさと比較されます。この比較は ADC パイプライン遅 延の影響を受けますが、コンバータの分解能に関しては正確で す。下限閾値の大きさは、次式で求められます。

下限閾値の大きさ(dBFS) = 20log(閾値の大きさ/2¹³)

例えば、-6 dBFS の上限閾値を設定するには、レジスタ 0x0247 と 0x0248 に 0xFFF を書き込みます。-10 dBFS の下限閾値を設定 するには、レジスタ 0x0249 と 0x024A に 0xA1D を書き込みます。

ドウェル時間は、レジスタ 0x024B とレジスタ 0x024C に置かれ た高速検出ドウェル時間レジスタに希望の値を設定することに よって、1 ~ 65,535 サンプル・クロック・サイクルにプログラ ムできます。詳細については、メモリ・マップ セクションのレ ジスタ 0x0040 と、レジスタ 0x0245 ~ 0x024C を参照してくだ さい(表 46、表 47、表 49)。



7

Unused

Unused

Unused

Unused

Unused

Unused

DDC3 O samples

ADC のアプリケーション・モードと JESD204B Tx コンバータ・ マッピング

AD9689 には構成設定を変更できる信号パスが含まれていて、 異なるアプリケーションで異なる機能を有効にすることができ ます。これらの機能は、チップ・モード・レジスタ(レジスタ 0x0200)を使って制御します。チップの動作モードは、このレ ジスタのビット [3:0] によって制御され、チップ Q 無視はビッ ト5によって制御されます。

AD9689 は以下のモードを備えています。

表 11. 仮想コンバータ・マッピング

- フル帯域モード:2個の14ビットADCコアがフル・サンプ ル・レートで動作します。
- DDC モード: 最大4個の DDC チャンネル。

チップのアプリケーション・モード選択後は、レジスタ 0x 0201 のビット [3:0] のチップ・デシメーション・レシオを使っ て、出力デシメーション・レシオが設定されます。出力サンプ ル・レート = ADC サンプル・レート / チップ・デシメーショ ン・レシオです。

さまざまなアプリケーション層のモードをサポートするために、 AD9689 は、各サンプル・ストリーム(実数、I、または Q)を 個別の仮想コンバータから生じたものとして扱います。

チャンネル・スワッピングがディスエーブルされている時の、 必要仮想コンバータ数とトランスポート層マッピングを表 11 に 示します。仮想コンバータと、その複素出力使用時の DDC 出 力に対する関係を図102に示します。

各 DDC チャンネルは、複素データ成分(実数+虚数)に対応す る2つのサンプル・ストリーム (I/Q) か、実数 (I) データに対 応する1つのサンプル・ストリームを出力します。AD9689は、 DDCの構成に応じて、最大8個の仮想コンバータを使用するよう に構成することができます。

I/Q サンプルは常にペアでマップされ、I サンプルは1 つ目の仮 想コンバータに、Q サンプルは 2 つ目の仮想コンバータにマッ プされます。このトランスポート層マッピングでは、I/Q 出力を 生成するデジタル・ダウンコンバータ・ブロックとともに実際 のコンバータを1個使用しても、I/Q出力を生成する実際のコン バータを2個使用してアナログ・ダウンコンバージョンを行な っても、仮想コンバータの数は同じです。

図 103 に、I/Q トランスポート層マッピング用に記述した 2 通り のシナリオのブロック図を示します。

Number of	Chip Application		Virtual Converter Mapping						
Virtual Converters Supported	Mode (Reg. 0x0200, Bits[3:0])	Chip Q Ignore (Reg. 0x0200, Bit 5)	0	1	2	3	4	5	6
1 to 2	Full bandwidth mode (0x0)	Real or complex (0x0)	ADC A samples	ADC B samples	Unused	Unused	Unused	Unused	Unused
1	One DDC mode (0x1)	Real (I only) (0x1)	DDC0 I samples	Unused	Unused	Unused	Unused	Unused	Unused
2	One DDC mode (0x1)	Complex (I/Q) (0x0)	DDC0 I samples	DDC0 Q samples	Unused	Unused	Unused	Unused	Unused
2	Two DDC mode (0x2)	Real (I only) (0x1)	DDC0 I samples	DDC1 I samples	Unused	Unused	Unused	Unused	Unused
4	Two DDC mode (0x2)	Complex (I/Q) (0x0)	DDC0 I samples	DDC0 Q samples	DDC1 I samples	DDC1 Q samples	Unused	Unused	Unused
4	Four DDC mode (0x3)	Real (I only) (0x1)	DDC0 I samples	DDC1 I samples	DDC2 I samples	DDC3 I samples	Unused	Unused	Unused
8	Four DDC mode (0x3)	Complex (I/Q) (0x0)	DDC0 I samples	DDC0 Q samples	DDC1 I samples	DDC1 Q samples	DDC2 I samples	DDC2 Q samples	DDC3 I samples





プログラマブル FIR フィルタ

対応しているモード

•

AD9689 は以下の動作モードに対応しています(アスタリスク (*) は畳み込みを表す)。

- 各 I/O チャンネル用の 48 タップ実数フィルタ (図 104 参 照)
 - DOUT_I[n]= DIN_I[n]* XY_I[n] •
 - $DOUT_Q[n] = DIN_Q[n] * XY_Q[n]$
- I チャンネルまたは Q チャンネル用の 96 タップ実数フィル タ (図 105)
 - DOUT_I[n]= DIN_I[n]* XY_I_XY_Q[n] •
 - $DOUT_Q[n] = DIN_Q[n]$
- 各 I/Q チャンネル用に直列接続した 24 タップ実数フィルタ 2個のセット(図106参照)
 - $DOUT_I[n] = DIN_I[n] * X_I[n] * Y_I[n]$
 - $DOUT_Q[n] = DIN_Q[n] * X_Q[n] * Y_Q[n]$

- I/Q チャンネル用の 48 タップ実数フィルタ 2 個を使用した 半複素フィルタ(図107参照)
 - $DOUT_I[n] = DIN_I[n]$ ٠
 - $DOUT_Q[n] = DIN_Q[n] * XY_Q[n] + DIN_I[n] * XY_I[n]$ •
- I/Q チャンネル用の 24 タップ実数フィルタ 4 個を使用した 全複素フィルタ (図 108 参照)
 - $DOUT_I[n] = DIN_I[n] * X_I[n] + DIN_Q[n] * Y_Q[n]$.
 - $DOUT_Q[n] = DIN_Q[n] * X_Q[n] + DIN_I[n] * Y_I[n]$ •





図 108.24 タップ全複素フィルタ構成

データシート

プログラミング方法

プログラマブル FIR フィルタをセットアップするには、以下の手順に従ってください。

- 1. デバイスへのサンプル・クロックをイネーブルします。
- 2. モード・レジスタを以下のように設定します。
 - a. デバイス・インデックスをチャンネル A (I パス) に 設定します(レジスタ 0x0008 = 0x01)。
 - b. レジスタ 0x0DF8 と 0x0DF9 に I パス・モード (I モード) とゲインを設定します(表 12 と 13 を参照)。
 - c. デバイス・インデックスをチャンネル B (Q パス) に 設定します(レジスタ 0x0008 = 0x02)。
 - d. レジスタ 0x0DF8 と 0x0DF9 で Q パス・モード (Q モード) とゲインを設定します。
- プログラマブル・フィルタを起動させるために、少なくとも 5µs待機します。
- 以下の要領で内部シャドウ・レジスタに I パス係数をプロ グラムします。
 - a. デバイス・インデックスをチャンネル A (I パス) に 設定します(レジスタ 0x0008 = 0x01)。
 - b. レジスタ 0x0E00 から 0x0E7F に XI 係数をプログラム します(表 14 と 15 を参照)。
 - c. レジスタ 0x0F00 から 0x0E7F に YI 係数をプログラム します(表 14 と 15 を参照)。
 - d. レジスタ 0x0F30 にタップ遅延をプログラムします (このステップはオプションです)。
- 5. 以下の要領で内部シャドウ・レジスタに Q パス係数をプロ グラムします。
 - a. デバイス・インデックスをチャンネル B (Q パス) に 設定します (レジスタ 0x0008 = 0x02)。
 - b. レジスタ 0x0DF8 と 0x0DF9 に Q パス・モードとゲインを設定します(表 12 と 13 を参照)。
 - c. レジスタ 0x0E00 から 0x0E7F に XQ 係数をプログラム します(表 14 と 15 を参照)。
 - d. レジスタ 0x0F00 から 0x0E7F に YQ 係数をプログラム します(表 14 と 15 を参照)。
 - e. レジスタ 0x0F30 にタップ遅延をプログラムします (このステップはオプションです)。
- 以下のどちらかの方法を使ってチップ転送ビットを設定し ます(チップ転送ビットを設定すると、プログラムされた シャドウ係数がフィルタに適用されます)。
 - a. チップ転送ビットを設定することによって(レジスタ 0x000F=0x01)、レジスタ・マップを経由する。
 - b. 以下の要領で GPIO ピンを経由する。
 - i. レジスタ 0x0040 から 0x0042 に、GPIO ピンの 1 つをチップ転送ビットとして設定する。
 - GPIO ピンをトグルしてチップ転送を開始する (立上がりエッジがトリガされる)。
- レジスタ 0x0DF8 の I または Q パス・モード・レジスタが 変化する場合は、すべての係数をプログラムし直す必要が あります。

表 12. レジスタ 0x0DF8 の定義

Bit(s)	Description
[7:3]	予備
[2:0]	フィルタ・モデル(I モードまたは Q モード)
	000: フィルタをバイパス
	001: 24 タップ実数フィルタ(X のみ)
	010:48 タップ実数フィルタ(X と Y の両方)
	100: 直列接続した 24 タップ実数フィルタ 2 個のセット
	(X から Y へ直列接続)
	101:4 個の 24 タップ実数フィルタを使用する A/B チャン
	ネル用の全複素フィルタ(反対側チャンネルも 101 に設
	定する必要があります)
	110:2個の48タップ実数フィルタ+48タップ遅延ライ
	ンを使用する半複素フィルタ(XとYの両方)(反対側
	チャンネルも010に設定する必要があります)
	111:96 タップ実数フィルタ(XI、YI、XQ、および YQ
	のすべて)(反対側チャンネルを 000 に設定する必要が
	あります)

表 13. レジスタ 0x0DF9 の定義

Bit(s)	Description
7	予備
[6:4]	Yフィルタのゲイン
	110: -12 dB の損失
	111:-6 dB の損失
	000: 0 dB のゲイン
	001:6 dB のゲイン
	010: 12 dB のゲイン
3	予備
[2:0]	Xフィルタのゲイン
	110: -12 dB の損失
	111:-6 dB の損失
	000: 0 dB のゲイン
	001:6 dB のゲイン
	010: 12 dB のゲイン

レジスタ 0x0E00 ~ 0x0F30 の係数を表 14 と表 15 に示します。 係数はすべて Q1.15 フォーマット(符号ビット+15 個の小数部 ビット)です。



表 14. | 係数の表 (デバイス選択 = 0x1)¹

Addr.	Single 24-Tap Filter (l Mode[2:0]= 0x1)	Single 48-Tap Filter (I Mode[2:0]= 0x2)	Two Cascaded 24-Tap Filters (I Mode[2:0]= 0x4)	Full Complex 24-Tap Filters (I Mode[2:0]= 0x5 and Q Mode[2:0]= 0x5)	Half Complex 48-Tap Filters (I Mode[2:0]= 0x6 and Q Mode[2:0]= 0x2). ²	I Path 96-Tap Filter (I Mode[2:0]= 0x7 and Q Mode[2:0]= 0x0). ³	Q Path 96-Tap Filter (I Mode[2:0]= 0x0 and Q Mode[2:0]= 0x7) ³
0x0E00	XI C0[7:0]	XI C0[7:0]	XI C0[7:0]	XI C0[7:0]	XI C0[7:0]	XI C0[7:0]	XQ C48[7:0]
0x0E01	XI C0[15:8]	XI C0[15:8]	XI C0[15:8]	XI C0[15:8]	XI C0[15:8]	XI C0[15:8]	XQ C48[15:8]
0x0E02	XI C1[7:0]	XI C1[7:0]	XI C1[7:0]	XI C1[7:0]	XI C1[7:0]	XI C1[7:0]	XQ C49[7:0]
0x0E03	XI C1[15:8]	XI C1[15:8]	XI C1[15:8]	XI C1[15:8]	XI C1[15:8]	XI C1[15:8]	XQ C49[15:8]
0x0E2E	XI C23[7:0]	XI C23[7:0]	XI C23[7:0]	XI C23[7:0]	XI C23[7:0]	XI C23[7:0]	XQ C71[7:0]
0x0E2F	XI C23[15:0]	XI C23[15:0]	XI C23[15:0]	XI C23[15:0]	XI C23[15:0]	XI C23[15:0]	XQ C71[15:0]
0x0F00	Unused	YI C24[7:0]	YI C0[7:0]	YI C0[7:0]	YI C24[7:0]	YI C24[7:0]	YQ C72[7:0]
0x0F01	Unused	YI C24[15:8]	YI C0[15:8]	YI C0[15:8]	YI C24[15:8]	YI C24[15:8]	YQ C72[15:8]
0x0F02	Unused	YI C25[7:0]	YI C1[7:0]	YI C1[7:0]	YI C25[7:0]	YI C25[7:0]	YQ C73[7:0]
0x0F03	Unused	YI C25[15:8]	YI C1[15:8]	YI C1[15:8]	YI C25[15:8]	YI C25[15:8]	YQ C73[15:8]
0x0F2E	Unused	YI C47[7:0]	YI C23[7:0]	YI C23[7:0]	YI C47[7:0]	YI C47[7:0]	YQ C95[7:0]
0x0F2F	Unused	YI C47[15:0]	YI C23[15:0]	YI C23[15:0]	YI C47[15:0]	YI C47[15:0]	YQ C95[15:0]
0x0F30	Unused	Unused	Unused	Unused	I path tapped delay 0: 0 tapped delay (matches C0 in the filter) 1: 1 tapped delays 47: 47 tapped delays	Unused	Unused

¹「XICn」は「IパスX係数n」を意味し、「YICn」は「IパスY係数n」を意味します。

²48 タップ半複素フィルタ・モードでIパスを使用する場合は、Qパスがシングル48 タップ・フィルタ・モードになっている必要があります。

³96 タップ・フィルタ・モードでIパスを使用する場合は、Qパスがバイパス・モードになっている必要があります。

表 15. Q 係数の表(デバイス選択 = 0x2)¹

Addr.	Single 24-Tap Filter (Q Mode[2:0]= 0x1)	Single 48-Tap Filter (Q Mode[2:0]= 0x2)	Two Cascaded 24-Tap Filters (Q Mode[2:0]= 0x4)	Full Complex 24-Tap Filters (Q Mode[2:0]= 0x5 and I Mode[2:0]= 0x5)	Half Complex 48-Tap Filters (Q Mode[2:0]= 0x6 and I Mode[2:0]= 0x2). ²	I Path 96-Tap Filter (Q Mode[2:0]= 0x0 and I Mode[2:0]= 0x7). ³	Q Path 96-Tap Filter (Q Mode[2:0]= 0x7 and I Mode[2:0]= 0x0) ³
0x0E00	XQ C0[7:0]	XQ C0[7:0]	XQ C0[7:0]	XQ C0[7:0]	XQ C0[7:0]	XI C48[7:0]	XQ C0[7:0]
0x0E01	XQ C0[15:8]	XQ C0[15:8]	XQ C0[15:8]	XQ C0[15:8]	XQ C0[15:8]	XI C48[15:8]	XQ C0[15:8]
0x0E02	XQ C1[7:0]	XQ C1[7:0]	XQ C1[7:0]	XQ C1[7:0]	XQ C1[7:0]	XI C49[7:0]	XQ C1[7:0]
0x0E03	XQ C1[15:8]	XQ C1[15:8]	XQ C1[15:8]	XQ C1[15:8]	XQ C1[15:8]	XI C49[15:8]	XQ C1[15:8]
	•••						
0x0E2E	XQ C23[7:0]	XQ C23[7:0]	XQ C23[7:0]	XQ C23[7:0]	XQ C23[7:0]	XI C71[7:0]	XQ C23[7:0]
0x0E2F	XQ C23[15:0]	XQ C23[15:0]	XQ C23[15:0]	XQ C23[15:0]	XQ C23[15:0]	XI C71[15:0]	XQ C23[15:0]
0x0F00	Unused	YQ C24[7:0]	YQ C0[7:0]	YQ C0[7:0]	YQ C24[7:0]	YI C72[7:0]	YQ C24[7:0]
0x0F01	Unused	YQ C24[15:8]	YQ C0[15:8]	YQ C0[15:8]	YQ C24[15:8]	YI C72[15:8]	YQ C24[15:8]
0x0F02	Unused	YQ C25[7:0]	YQ C1[7:0]	YQ C1[7:0]	YQ C25[7:0]	YI C73[7:0]	YQ C25[7:0]
0x0F03	Unused	YQ C25[15:8]	YQ C1[15:8]	YQ C1[15:8]	YQ C25[15:8]	YI C73[15:8]	YQ C25[15:8]
0x0F2E	Unused	YQ C47[7:0]	YQ C23[7:0]	YQ C23[7:0]	YQ C47[7:0]	YI C95[7:0]	YQ C47[7:0]
0x0F2F	Unused	YQ C47[15:0]	YQ C23[15:0]	YQ C23[15:0]	YQ C47[15:0]	YI C95[15:0]	YQ C47[15:0]
0x0F30	Unused	Unused	Unused	Unused	Q path tapped delay 0: 0 tapped delay (matches C0 in the filter) 1: 1 tapped delays 47: 47 tapped delays	Unused	Unused

¹「XQ Cn」は「Q パス X 係数 n」を意味し、「YQ Cn」は「Q パス Y 係数 n」を意味します。

²48 タップ半複素フィルタ・モードでIパスを使用する場合は、Qパスがシングル 48 タップ・フィルタ・モードになっている必要があります。 ³96 タップ・フィルタ・モードでIパスを使用する場合は、Qパスがバイパス・モードになっている必要があります。

デジタル・ダウンコンバータ (DDC)

AD9689 には、フィルタリングを行って出力データ・レートを下 げる 4 個のデジタル・ダウンコンバータ (DDC0 ~ DDC3) が含 まれています。このデジタル処理セクションには、1 つの NCO、 複数のデシメーティング FIR フィルタ、1 つのゲイン段、そして 複素数から実数への変換段が 1 つ含まれています。これらの処理 ブロックはそれぞれ複数の制御ラインを備えており、個別にイネ ーブルまたはディスエーブルして、必要な処理機能を提供するこ とができます。デジタル・ダウンコンバータは、実数データまた は複素データを出力するように構成できます。

DDC は 16 ビット・ストリームを出力します。この動作をイネー ブルするには、アナログ・コアの出力が 14 ビットであっても、 コンバータのビット数 N をデフォルト値の 16 に設定します。フ ル帯域幅動作では、テール・ビットをイネーブルしない限り、 ADC 出力は最後に2 個のゼロが付いた 14 ビット・ワードです。

DDC 入力の I/Q 選択

AD9689 には 2 つの ADC チャンネルと 4 つの DDC チャンネル があります。各 DDC チャンネルには 2 つの入力ポートがあり、 これららを組み合わせて、I/Q クロスバー・マルチプレクサを通 じ実数入力と複素数入力の両方に対応することができます。実 数信号の場合は、両方の DDC 入力に同じ ADC チャンネルを選 択する必要があります(つまり、DDC 入力ポート I = ADC チャ ンネル A、DDC 入力ポート Q = ADC チャンネル A)。複素信 号の場合は、各 DDC 入力に異なる ADC チャンネルを選択する 必要があります(つまり、DDC 入力ポート I = ADC チャンネル A、DDC 入力ポート Q = ADC チャンネル のして 入力ポート Q = ADC チャンネルを選択する

各 DDC への入力は、DDC 入力選択レジスタ (レジスタ 0x0311、 レジスタ 0x0331、レジスタ 0x0351、およびレジスタ 0x0371) によって制御します。DDC の構成方法については表 48 と表 50 を参照してください。

DDC 出力の I/Q 選択

各 DDC チャンネルには 2 つの出力ポートがあり、これらを組 み合わせて実数入力と複素数入力の両方に対応することができ ます。実数出力信号には、DDC 出力ポート I だけを使用します (DDC 出力ポート Q は無効です)。 複素 I/Q 出力信号には、 DDC 出力ポート I と DDC 出力ポート Q の両方を使用します。

各 DDC チャンネルへの I/Q 出力は、DDCx 制御レジスタ(レジ スタ 0x0310、0x0330、0x0350、および 0x0370)の DDCx 複素 数-実数イネーブル・ビット (ビット 3) によって制御します。

チップ・モード・レジスタのチップ Q 無視ビット (レジス タ 0x0200 の ビット 5) は、すべての DDC チャンネルのチップ 出力マルチプレクシングを制御します。すべての DDC チャン ネルが実数出力を使用している場合に、すべての DDC Q 出力ポ ートを無視するには、このビットをハイに設定します。いずれ かの DDC チャンネルが複素 I/Q 出力を使用するように設定され ている場合、DDC 出力ポート I と DDC 出力ポート Q の両方を 使用するには、このビットをクリアする必要があります。詳細 については図 126 を参照してください。

DDC の概要

ADC がキャプチャするフル・デジタル・スペクトラムの一部を 抽出するために、4 つの DDC ブロックが使われています。これ らは、広帯域入力信号を必要とする IF サンプリングまたはオー バーサンプリングのベースバンド無線に使用することを意図し たものです。

各 DDC ブロックには以下の信号処理段が含まれています。

- 周波数変換段(オプション)
- フィルタリング段
- ゲイン段(オプション)
- 複素数から実数への変換段(オプション)

DDC の周波数変換段(オプション)

この段は、位相コヒーレント NCO 1 個と、実数入力信号と複素 入力信号両方の周波数変換に使用できる複数の直交ミキサーで 構成されています。位相コヒーレント NCO は無制限の周波数 ホップを可能にしますが、これらの周波数ホップは、すべて 1 つの同期イベントにリファレンス・バックされます。また、高 速スイッチング・アプリケーション用に、16 個のシャドウ・レ ジスタも含まれています。この段は、使用可能なデジタル・ス ペクトラムの一部をベースバンドまでシフト・ダウンします。

DDC フィルタリング段

ベースバンドまでシフト・ダウンした後、この段は、レート変換用の複数のローパス有限インパルス応答(FIR)フィルタを使って、周波数スペクトラムをデシメートします。このデシメーション・プロセスは出力データ・レートを下げ、さらにそれによって出力インターフェース・レートを下げます。

DDC ゲイン段(オプション)

範囲をベースバンドまで下げて実数入力信号をミキシングする ことに伴って損失が生じるため、この段では、さらに 0 dB また は 6 dB のゲインを加えることによってこれを補償します。

DDC の複素数から実数への変換段(オプション)

実数出力が必要な場合、この段は fs/4 ミキシング動作を実行し、 信号の複素成分を除去するフィルタを使用することによって、 複素数出力を実数に変換し直します。

図 109 に、AD9689 内に実装された DDC の詳細ブロック図を示 します。

図 110 は、実数入力信号とハーフバンド・フィルタ 4 個 (HB4+HB3+HB2+HB1)を使用するものとして、4 つある DDC チャンネルのうちの1つの使用例を示したものです。この 図には、複素数出力(デシメーション・レート 16)と実数出力 (デシメーション・レート 8)の両方が示されています。





図 109. DDC の詳細ブロック図

15550-053



図 110. DDC の動作理論例(実数入力)

15550-054

AD9689

DDC の周波数変換

DDC における周波数変換の概要

周波数変換は、デジタル直交ミキサーを備えた 48 ビット複素 NCO を使用することによって行われます。この段は、IF からの 実数または複素数の入力信号を、ベースバンド複素デジタル出 力に変換します(搬送波周波数=0 Hz)。

各 DDC の周波数変換段は個別に制御可能で、DDCx 制御レジス タ (レジスタ 0x0310、0x0330、0x0350、0x0370)のビット [5:4] を使用することによって、4 つの異なる IF モードをサポートしま す。これらの IF モードを以下に示します。

- 可変 IF モード
- 0 Hz IF またはゼロ IF (ZIF) モード
- fs/4 Hz IF モード
- テスト・モード

可変 IF モード

可変 IF モードでは、NCO とミキサーがイネーブルされます。 NCO 出力周波数は、IF 周波数のデジタル調整に使用できます。

0HzIF(ZIF)モード

ZIF モードではミキサーがバイパスされて、NCO がディスエー ブルされます。

f_s/4 Hz IF モード

fs/4 Hz IF モードでは、省電力のために、fs/4 モードによるダウ ンミキシング時にミキサーと NCO がイネーブルされます。

テスト・モード

テスト・モードでは入力サンプルが 0.999 から正のフルスケー ルまでに強制されます。NCO はイネーブルされます。テスト・ モードでは、NCO でデシメーション・フィルタを直接駆動する ことができます。

図 111 と図 112 に、周波数変換段の例を、それぞれ実数入力と複素入力の両方について示します。





図 111. DDC NCO の周波数チューニング・ワード選択 - 実数入力



データシート

DDC NCO の概要

各 DDC には NCO が 1 つ内蔵されています。各 NCO は、複素 指数周波数(e^{-joct})を作成することによって周波数変換プロセ スをイネーブルします。この周波数を入力スペクトラムとミキ シングすれば、必要とする周波数帯を DC に変換でき、さらに 後段のローパス・フィルタ・ブロックによってそれを除去し、 エイリアシングを防ぐことができます。

可変 IF モードでは、NCO はさらに 2 つのモードを追加できま す。

DDC NCO プログラマブル・モジュラス・モード

DDC NCO プログラマブル・モジュラス・モードは、単一の搬 送波周波数において正確な有理(M/N)周波数合成が必要なア プリケーション用に、48 ビットを超える周波数チューニング精 度が実現されます。このモードでは、NCO は以下を提供するこ とによってセットアップされます。

- 48 ビット周波数チューニング・ワード (FTW)
- 48 ビット・モジュラス A ワード (MAW)
- 48 ビット・モジュラス B ワード (MBW)
- 48 ビット位相オフセット・ワード (POW)

DDC NCO コヒーレント・モード

DDC NCO コヒーレント・モードでは無制限の周波数ホップが可 能で、この場合は時間 0 における単一の同期イベントが位相の 基準になります。このモードは、異なる周波数帯間で切り替え を行う際に位相コヒーレンシを維持する必要がある場合に有効 です。このモードでは、NCO をリセットすることなく、任意の チューニング周波数へ切り替えることができます。必要な FTW は1つだけですが、NCOには、高速スイッチング・アプリケー ション用に16個のシャドウ・レジスタが含まれています。シャ ドウ・レジスタの選択は、CMOS GPIO ピンによって制御する か、SPI のレジスタ・マップを使用して制御します。このモー ドでは、NCO は以下を提供することによってセットアップでき ます。

- 最大16個の48ビットFTW。 •
- 最大16個の48ビットPOW。 •
- コヒーレント・モードでは、48 ビット MAW をゼロにセッ • トする必要があります。

1個のNCOと、設計の他の部分への接続を示すブロック図を、図 113 に示します。コヒーレント位相アキュムレータ・ブロックに は、無制限の周波数ホップを可能にするロジックが含まれてい ます。図 113 のグレーの線は、SPI 制御ラインを表しています。





NCO FTW/POW/MAW/MAB の説明

NCO の周波数値は以下の設定によって決まります。

- FTW に入力された 48 ビットの 2 の補数
- MAW に入力された 48 ビットの符号なし数値
- MBW に入力された 48 ビットの符号なし数値

-fs/2 から +fs/2 までの周波数 (fs/2 を含まない) は、以下の値を 使って表されます。

- FTW = 0x8000 0000 0000 と MAW = 0x0000 0000 は、周 波数 -fs/2 を表します。
- FTW = 0x0000 0000 0000 と MAW = 0x0000 0000 0000 は、DC を表します(周波数0Hz)。
- FTW = 0x7FFF FFFF FFFF と MAW = 0x0000 0000 0000 は、周 波数 +fs/2 を表します。

NCO FTW/POW/MAW/MAB プログラマブル・

モジュラス・モード

プログラマブル・モジュラス・モードにするには、MAW をゼ ロ以外の値(0x0000 0000 0000 でない値)に設定する必要があ ります。このモードが必要になるのは、48 ビットを超える周波 数精度が必要とされる場合に限られます。48 ビットを超える精 度が必要とする有理周波数合成条件の一例は、サンプル・レー トの1/3 の搬送波周波数です。必要とされる周波数精度が48 ビ ット以下の場合は、コヒーレント・モードを使用してください (NCO FTW/POW/MAW/MAB コヒーレント・モードのセクシ ョンを参照)。

プログラマブル・モジュラス・モードでは、FTW、MAW、 MBW が以下の 4 つの式を満たす必要があります(プログラマ ブル・モジュラス機能の詳細については、アプリケーション・ ノート AN-953 にある DDS アーキテクチャに関する説明を参 照)。

$$\frac{\operatorname{mod}(f_c, f_s)}{f_s} = \frac{M}{N} = \frac{FTW + \frac{MAW}{MBW}}{2^{48}} \tag{1}$$

$$FTW = \text{floor}(2^{48} \frac{\text{mod}(f_c, f_s)}{f})$$
(2)

 $MAW = \operatorname{mod}(2^{48} \times M, N) \tag{3}$

$$MBW = N \tag{4}$$

ここで、

fc は必要な搬送波周波数、

fsはADCのサンプリング周波数、

M は周波数比を示す有理数の分子を表す整数、

Nは周波数比を示す有理数の分母を表す整数、

FTW は NCO FTW. を表す 48 ビットの 2 の補数値、

*MAW*は NCO MAW を表す48 ビットの符号なし数値(2⁴⁷未満 でなければならない)、

MBWはNCOMBW.を表す48ビットの符号なし数値、

mod(x) は剰余関数(例: mod(110,100) = 10、負の数の場合は mod(-32,10)=-2)、

floor(x) は x 以下で最も大きい整数として定義されます(例: floor(3.6) = 3)。

式1から式4までは、デジタル領域における信号のエイリアシ ング(アナログ信号をデジタル化する際に生じるエイリアシン グ)に適用されます。

AD9689

M と N は互いに素な整数で、MAW と MBW も互いに素な整数 です。MAW をゼロに設定すると、プログラマブル・モジュラ ス・ロジックは自動的にディスエーブルされます。

例えば、ADC のサンプリング周波数(fs) が 2600 MSPS で、搬 送波周波数(fc) が 1001.5 MHz の場合は、次のようになります。

$$\frac{\text{mod}(1001.5, 2600)}{2600} = \frac{M}{N} = \frac{2003}{5200}$$

FTW = floor 2⁴⁸ $\left(\frac{\text{mod}(1001.5, 2600)}{2600}\right)$

= 0x629B F68C 3590

 $MAW = mod(2^{48} \times 2003, 5200) = 0x0000\ 0000\ 0300$

 $MBW = 0x0000\ 0000\ 1450$

実際の搬送周波数(fc_ACTUAL)は、次の式に基づいて計算できます。

$$f_{C_ACTUAL} = \frac{FTW + \frac{MAW}{MBW} \times f_S}{2^{48}}$$

前出の例における実際の搬送波周波数(fc_ACTUAL)は、次式で得られます。

$$f_{C_ACTUAL} = \frac{0x629B \text{ F68C } 3590 \times \frac{0x0000 \ 0000 \ 0300}{0x0000 \ 0000 \ 1450}}{2^{48}}$$

=1001.5MHz

48 ビット POW は、複数のチップ間、またはあるチップ内の 個々の DDC チャンネル間における既知の位相関係を作成する ために、各 NCO で使用できます。

プログラマブル・モジュラス・モードでは、確定的位相結果を NCO内に維持したままで、いつでもFTW レジスタと POW レ ジスタを更新することができます。ただし、NCO が正しく動作 するよう MAW レジスタや MBW レジスタを更新するため、以 下の手順を実行する必要があります。

- 1. すべての DDC について MAW レジスタと MBW レジスタ に書込みを行います。
- SPIを通じてアクセスできる DDC ソフト・リセット・ビットを使うことによって、または SYSREF± ピンをアサートすることによって、NCO を同期します(メモリ・マップのセクションを参照)。

Rev. A

NCO FTW/POW/MAW/MAB コヒーレント・モード

コヒーレント・モードにするには、NCO MAW をゼロ (0x0000 0000 0000) に設定する必要があります。このモードで は、次の式によって NCO FTW を計算できます。

$$FTW = \operatorname{round}\left(2^{48} \, \frac{\operatorname{mod}(f_c, f_s)}{f_s}\right) \tag{5}$$

ここで、

FTW は NCO FTW. を表す 48 ビットの 2 の補数値、 fc は必要な搬送波周波数、

fsはADCのサンプリング周波数、

mod(x) は剰余関数(例: mod(110,100) = 10、負の数の場合は mod(-32,10)=-2)、

round(x) は丸め関数(例: round(3.6) = 4、負の数の場合は round(-3.4)= -3)。

式5は、デジタル領域における信号のエイリアシング(アナロ グ信号をデジタル化する際に生じるエイリアシング)に適用さ れます。コヒーレント・モードを使用するには、MAW をゼロ にセットする必要があります。MAW がゼロのときは、プログ ラマブル・モジュラス・ロジックが自動的にディスエーブルさ れます。

例えば、ADC のサンプリング周波数(fs) が 2600 MSPS で、搬 送波周波数(fc) が 416.667 MHz の場合は次のようになります。

$$NCO_FTW = \text{round}\left(2^{48} \frac{\text{mod}(416.667, 2600)}{2600}\right)$$

= 0x2906 928F A997

実際の搬送波周波数は、次の式に基づいて計算できます。

$$f_{C_ACTUAL} = \frac{FTW \times f_S}{2^{48}}$$

前出の例における実際の搬送波周波数(fc_ACTUAL)は、次式で得られます。

AD9689

$$f_{C_ACTUAL} = \frac{416.667 \times 2600}{2^{48}} = 416.66699 \text{ MHz}$$

48 ビット POW は、複数のチップ間、またはあるチップ内の 個々の DDC チャンネル間における既知の位相関係を作成する ために、各 NCO で使用できます。

コヒーレント・モードでは、確定的位相結果を NCO 内に維持 したまま、いつでも FTW レジスタと POW レジスタを更新する ことができます。

NCO チャンネルの選択

コヒーレント・モードに設定した場合、NCO に必要な FTW は 1 つだけです。このモードでは、NCO をリセットすることなく、 FTW に直接書込みを行うことによって、任意のチューニング周 波数へ切り替えることができます。ただし NCO には、すべて の FTW が既知の高速スイッチング・アプリケーション用に、 あるいは次の FTW のセットをキューに入れることが可能な高 速スイッチング・アプリケーション用に、16 個のシャドウ・レ ジスタが組み込まれています(図 113 を参照)。以降では、こ れらのシャドウ・レジスタを「NCO チャンネル」と呼びます。

図 114 に、NCO チャンネル選択ブロックの簡略ブロック図を示 します。図 114 のグレーの線は、SPI 制御ラインを表していま す。

ー度にアクティブにできる NCO チャンネルは 1 つだけで、 NCO チャンネル選択は、CMOS GPIO ピンによって制御するか、 レジスタ・マップを通じて制御します。

以下の項に示すように、それぞれの NCO チャンネル・セレク タは3つの異なるモードをサポートしています。



GPIO レベル制御モード

GPIO ピンが選択 NCO チャンネルを決定します。

NCO チャンネル選択に GPIO レベル制御を使用するには、以下 の手順に従う必要があります。

- 1 個または複数の GPIO ピンを、NCO チャンネル選択入力 として設定します。NCO チャンネル選択用として設定され なかった GPIO ピンは、内部でローに接続されます。
 - a. GPIO_A0 を使用するには、レジスタ 0x0040 のビット [2:0] に 0x6 を、レジスタ 0x0041 のビット [3:0] に 0x0 を書き込みます。
 - b. GPIO_B0 を使用するには、レジスタ 0x0040 のビット
 [5:3] に 0x6 を、レジスタ 0x0041 のビット [7:4] に 0x0 を書き込みます。
- NCO 制御レジスタ (レジスタ 0x0314、0x0334、0x0354、 0x0374)のビット [7:4] を、必要な GPIO ピン配置に応じ て 0x1 から 0x6 までの値に設定することによって、NCO チ ャンネル・セレクタを GPIO レベル制御モードに設定しま す。
- 3. GPIO ピンを通じて、必要な NCO チャンネルを選択します。

GPIO エッジ制御モード

1本の GPIO ピンのローからハイへの遷移が、選択 NCO チャン ネルを決定します。内部チャンネル選択カウンタは、SYSREF± または DDC ソフト・リセットによってリセットされます。

NCO チャンネル選択に GPIO エッジ制御を使用するには、以下 の手順に従う必要があります。

- 1. 1 個または複数の GPIO ピンを、NCO チャンネル選択入力 として設定します。
 - a. GPIO_A0 を使用するには、レジスタ 0x0040 のビット [2:0] に 0x6 を、レジスタ 0x0041 のビット [3:0] に 0x0 を書き込みます。
 - b. GPIO_B0 を使用するには、レジスタ 0x0040 のビット
 [5:3] に 0x6 を、レジスタ 0x0041 のビット [7:4] に 0x0 を書き込みます。

- NCO 制御レジスタ(レジスタ 0x0314、0x0334、0x0354、 0x0374)のビット[7:4]を、必要な GPIO ピンに応じて 0x8 から 0xB までの値に設定することによって、NCO チャ ンネル・セレクタを GPIO エッジ制御モードに設定します。
- 制御レジスタ(レジスタ0x0314、0x0334、0x0354、および0x0374)のビット[3:0]を)設定することによって、NCO チャンネル選択のためのラップ・ポイントを設定します。 値を4にすると、チャンネル4でチャンネル選択がラップ されます(例えば0、1、2、3、4、0、1、2、3、4)。
- 4. 選択した GPIO ピンがローからハイへ遷移すると、NCO チャンネル選択がインクリメントされます。

レジスタ・マップ・モード

NCO チャンネルの選択は、レジスタ・マップを通じて直接制御 されます。

図 115 に、NCO チャンネルを使用するコヒーレント・モードの 使用例を示します。この例では、NCO チャンネル 0 が能動的に 帯域幅 0 (B0)をダウンコンバートする一方で、NCO チャンネル 1 とチャンネル 2 がスタンバイ・モードになり、それぞれが帯 域幅 1 と帯域幅 2 (B1 と B2) に合わせてチューニングされます。

位相コヒーレント NCO のスイッチング機能を使用すると、す べて位相コヒーレントな周波数ホップを無制限に行うことがで きます。NCO の初期位相は、SYSREF± 同期から時間 to が経過 した時点で確立されます。NCO FTW のスイッチングを行って も、位相には影響しません。この機能に必要な FTW は 1 つだ けですが、16 チャンネルすべてを使って次のホップをキューに 入れることができます。

スタートアップ時の SYSREF± 同期後は、基本的に複数チップ のすべての NCO が同期されます。



AD9689

マルチチャンネル NCO 機能のセットアップ

マルチチャンネル NCO をセットアップする最初のステップは、 FTW をプログラムすることです。AD9689 のメモリ・マップに は、各 DDC の FTW インデックス・レジスタがあります。この インデックスは、どの NCO チャンネルがレジスタ・マップか ら FTW を受け取るかを決定します。FTW をプログラムする方 法を、順を追って以下に説明します。

- 1. FTW インデックス・レジスタに、必要な DDC チャンネルを 書き込みます。
- FTW に必要な値を書き込みます。この値は、ステップ1に 述べた NCO チャンネル・インデックスに適用されます。
- 3. 他の NCO チャンネルについても、ステップ1とステップ2 を繰り返します。

FTW の設定後は、アクティブな NCO チャンネルを選ぶ必要が あります。この選択は、SPI レジスタまたは外部の GPIO ピンを 通じて行うことができます。SPI を使ってアクティブ NCO チャ ンネルを選択する方法を、順を追って以下に説明します。

- NCO チャンネル選択モード・ビット(レジスタ 0x0314、 0x0334、0x0354、0x0374 のビット[7:4])を 0x0 に設定 して、SPI 選択を有効にします。
- レジスタ 0x0314、0x0334、0x0354、0x0374.のビット [3:0] を使って、アクティブな NCO チャンネルを選択し ます。

GPIO CMOS ピン を使ってアクティブ NCO チャンネルを選択す る方法を、順を追って以下に説明します。

- NCO チャンネル選択モード・ビット(レジスタ 0x0314、 0x0334、0x0354、0x0374 のビット[7:4])をゼロ以外の 値に設定して、GPIO ピン選択を有効にします。
- レジスタ 0x0040、0x0041、0x0042 へ書込みを行うことに よって、GPIO ピンを NCO チャンネル選択入力として設定 します。
- 3. NCO スイッチングは、GPIO CMOS ピンを外部的に制御す ることによって行われます。

NCO の同期

各 NCO には、個別の位相アキュムレータ・ワード (PAW) が 含まれています。各 PAW の初期リセット値はゼロに設定され、 クロック・サイクルごとにインクリメントされます。NCO の瞬 時位相は、PAW、FTW、MAW、MBW、POW を使って計算さ れます。このアーキテクチャによって、確定的位相結果を NCO の PAW 内に維持したまま、いつでも FTW レジスタと POW レ ジスタを更新することができます。

チップ内の複数のPAWを同期させる方法は2つあります。

- SPI を使用する方法 DDC 同期制御レジスタ内の DDC ソフト・リセット・ビット (レジスタ 0x0300 のビット4)を使い、チップ内のすべての PAW をリセットします。このリセットは、DDC ソフト・リセット・ビットをハイに設定し、続いてこのビットをローに設定することによって行います。この方法を使用できるのは、同じチップ内の DDC チャンネルを同期する場合に限ります。
- SYSREF± ピンを使用する方法: SYSREF 制御レジスタ(レジスタ0x0120と0x0121) で SYSREF± ピンをイネーブルし、 DDC 同期制御レジスタ(レジスタ0x0300のビット[1:0]) で DDC 同期をイネーブルすると、それ以降に何らかの SYSREF± イベントが発生した時点で、チップ内のすべての PAW がリセットされます。この方法は、同じチップ内の DDC チャンネルを同期する場合や、異なるチップ内の DDC チャンネルを同期する場合に使用できます。

NCO マルチチップ同期

ー部のアプリケーションでは、システムの複数デバイス内にあ るすべての NCO とローカル・マルチフレーム・クロック (LMFC)を同期することが求められます。システム内で複数 の NCO チューニング周波数を必要とするアプリケーションで は、単一の SYSREF パルスを、すべてのデバイスで同時に生成 しなければならない場合があります。多くのシステムでは、以 下のような要因で、シングル・ショットの SYSREF パルスをす べてのデバイスで生成あるいは受信することが困難な場合があ ります。

- 多くの場合、SYSREF パルスをイネーブルまたはディスエ ーブルすることは、非同期イベントです。
- すべてのクロック生成チップがこの機能に対応しているわけではありません。

このため AD9689 は、以下のことを可能にする非同期トリガリ ング・メカニズムを内蔵しています。

- システムのスタートアップ時に、すべての NCO と LMFC をマルチチップ同期。
- 通常動作時に新しいチューニング周波数を適用した後で、 すべての NCO をマルチチップ同期。

ータシート

同期トリガリング・メカニズムは、図 116 に示すようにマスタ ー/スレーブ管理を使用します。



MNTO = MASTER NEXT TRIGGER OUTPUT (CMOS) SNTI = SLAVE NEXT TRIGGER INPUT (CMOS)

図 116. マスター/スレーブ同期トリガリングを使用するシステム

各デバイスには、次回同期トリガ・イネーブル(Next Synchronization Trigger Enable: NSTE)信号があります。この信 号は、次の SYSREF 信号で同期イベントを発生させるかどうか を制御します。スレーブ ADC デバイスは、その NSTE を外部の スレーブ次回トリガ入力(Slave Next Trigger Input: SNTI)ピン からソースする必要があります。マスター・デバイスは、外部 のマスター次回トリガ出力(MNTO)ピン(デフォルト)か、 外部 SNTI ピンのどちらかを使用できます。

この動作のための FD_x/GPIO ピンの構成については、表 47 (レジスタ 0x0041 と 0x0042)を参照してください。

スタートアップ時の NCO マルチチップ同期

スタートアップ時にトリガリングと SYSREF を使用する NCO マルチチップ同期のタイミング図と、必要なイベント・シーケ ンスを図 117 に示します。このスタートアップ・シーケンスを 使用すると、システム内のすべての NCO と LMFC が一度に同 期されます。

通常動作時の NCO マルチチップ同期

マルチチャンネル NCO 機能のセットアップのセクションを参 照してください。



図 117. スタートアップ時の NCO マルチチップ同期(トリガリングと SYSREF を使用)

AD9689

DDC ミキサーの説明

バイパスされていない場合(レジスタ 0x0200 ≠ 0x00)、デジ タル直交ミキサーはアナログ直交ミキサーと同様に動作します。 このミキサーは、NCO 周波数をローカル発振器として使用し、 入力信号(実数または複素数)のダウンコンバージョンを行い ます。実数入力信号の場合は、実数ミキサー動作(2個の乗算 器を使用)が実行されます。複素入力信号の場合は、複素ミキ サー動作(4個の乗算器と2個の加算器を使用)が実行されま す。実数入力または複素入力の選択は、DDC 制御レジスタ(レ ジスタ 0x0310、0x0330、0x0350、0x0370)のビット7を使用し、 DDC ブロックごとに個別に制御できます。

DDC NCO および ミキサーの損失と SFDR

実数入力信号をベースバンドにミキシングする場合、負のイメ ージのフィルタリングによって信号に -6 dB の損失が生じます。 さらに、NCO によっても -0.05 dB の損失が生じます。つまり、 ベースバンドにミキシングされた実数入力信号の合計損失は -6.05 dB になります。このため、DDC ゲイン段で 6 dB のゲイ ンをイネーブルすることによってユーザーがこの損失を補償し、 出力ビットのフルスケール内で信号のダイナミック・レンジの 中心位置を修正することが推奨されます (DDC ゲイン段(オプ ション)のセクションを参照)。

複素入力信号をベースバンドにミキシングする場合(IおよびO DDC 入力が別の ADC から来る場合)、複素ミキサーを通過後 に各 I/Q サンプルが到達できる最大値は、1.414×フルスケール です。I/O サンプルのオーバーレンジを避け、データ・ビット幅 を実数ミキシングと揃えるために、複素信号のミキサーには -3.06 dB の損失が生じます。さらに、NCO によっても -0.05 dB の損失が生じます。ベースバンドまでミキシングされた複素入 力信号の合計損失は -3.11 dB です。

最も厳しい条件下での NCO からのスプリアス信号は、すべて の出力周波数で102 dBc SFDR より大きくなります。

DDC デシメーション・フィルタ

周波数変換段の後には、出力データ・レートを下げる複数のデ シメーション・フィルタ段があります。対象となる搬送波を DC までチューン・ダウンした後は(搬送波周波数 = 0 Hz)、 これらのフィルタがサンプル・レートを効率的に下げる一方で、 対象帯域幅付近の不要な隣接搬送波から十分にエイリアスを除 去することができます。

図 118 に、デシメーション・フィルタ段の簡略ブロック図を示 します。表 16 は、異なる有限インパルス応答(FIR)フィル タ・ブロックのフィルタ特性を示したものです。

また、異なるフィルタを組み込むことによって選択できる、さ まざまなフィルタ構成を表 17 に示します。いずれの場合も、 DDC フィルタリング段は、使用可能な出力帯域幅の 80 %、 ±0.005 dB 未満のパスバンド・リップル、および 100 dB を超え るストップ・バンド・エイリアス除去を実現します。



FIR = FINITE IMPULSE RESPONSE FILTER DCM = DECIMATION

NOTES 1. TB1 IS ONLY SUPPORTED IN DDC0 AND DDC1

図 118. DDC デシメーション・フィルタのブロック図

15550-288

AD9689

表 16. DDC デシメーション・フィルタの特性

Filter Name	Filter Type	Decimation Ratio	Pass Band (rad/sec)	Stop Band (rad/sec)	Pass-Band Ripple (dB)	Stop Band Attenuation (dB)
HB4	FIR low-pass	2	0.1 x π/2	1.9 x π/2	<±0.001	>100
HB3	FIR low-pass	2	0.2 x π/2	1.8 x π/2	<±0.001	>100
HB2	FIR low-pass	2	0.4 x π/2	1.6 x π/2	<±0.001	>100
HB1	FIR low-pass	2	0.8 x π/2	1.2 x π/2	<±0.001	>100
TB2	FIR low-pass	3	0.4 x π/3	1.6 x π/3	<±0.002	>100
$TB1^1$	FIR low-pass	3	0.8 x π/3	1.2 x π/3	<±0.005	>100
FB2	FIR low-pass	5	0.4 x π/5	1.6 x π/5	<±0.001	>100

¹TB1はDDC0とDDC1においてのみ対応しています。

表 17. DDC フィルタの構成¹

ADC	ADC		Real (I) Output		Complex (I/Q) Outputs		Ideal ² SNR
Sample Rate	DDC Filter Configuration	Decimation Ratio	Sample Rate	Decimation Ratio	Sample Rate	Protected Bandwidth	Improvement (dB)
fs	HB1	1	fs	2	$f_{s}/2$ (I) + $f_{s}/2$ (Q)	$f_{\text{S}}\!/2\times80\%$	1
	$TB1^3$	N/A	N/A	3	$f_{s}/3$ (I) + $f_{s}/3$ (Q)	$f_S\!/3\times 80\%$	2.7
	HB2 + HB1	2	$f_s/2$	4	$f_{S}\!/\!4~(I) + f_{S}\!/\!4~(Q)$	$f_{\text{S}}\!/4\times80\%$	4
	TB2 + HB1	3	$f_S/3$	6	$f_{S}\!$	$f_S\!/6\times80\%$	5.7
	HB3 + HB2 + HB1	4	$f_S/4$	8	$f_{S}/8~(I) + f_{S}/8~(Q)$	$f_{\text{S}}\!/8\times80\%$	7
	FB2 + HB1	5	$f_S/5$	10	$f_{S}\!/10~(I) + f_{S}\!/10~(Q)$	$f_{\text{S}}\!/10\times80\%$	8
	TB2 + HB2 + HB1	6	$f_S/6$	12	$f_{S}/12$ (I) + $f_{S}/12$ (Q)	$f_{\text{S}}\!/12\times80\%$	8.8
	$FB2 + TB1^3$	N/A	N/A	15	$f_{S}/15 (I) + f_{S}/15 (Q)$	$f_{\text{S}}\!/15\times80\%$	9.7
	HB4 + HB3 + HB2 + HB1	8	$f_S/8$	16	$f_{S}/16~(I) + f_{S}/16~(Q)$	$f_S\!/16\times80\%$	10
	FB2 + HB2 + HB1	10	$f_{S}/10$	20	$f_{S}/20 (I) + f_{S}/20 (Q)$	$f_S\!/20\times 80\%$	11
	TB2 + HB3 + HB2 + HB1	12	f _s /12	24	$f_{S}\!/24~(I)+f_{S}\!/24~(Q)$	$f_{\text{S}}\!/24\times80\%$	11.8
	$HB2 + FB2 + TB1^3$	N/A	N/A	30	$f_{s}/30 (I) + f_{s}/30 (Q)$	$f_{\text{S}}\!/30\times80\%$	12.7
	FB2 + HB3 + HB2 + HB1	20	$f_s/20$	40	$f_{S}\!/\!40~(I) + f_{S}\!/\!40~(Q)$	$f_{\text{S}}\!/40\times80\%$	14
	TB2 + HB4 + HB3 + HB2 + HB1	24	$f_{\rm S}/24$	48	$f_{S}/48 (I) + f_{S}/48 (Q)$	$f_S\!/\!48\times80\%$	14.8

¹N/Aは該当しないことを意味します。

² オーバーサンプリングによる理論的 SNR 改善 + フィルタリング = 10log(帯域幅/fs/2)

³ TB1 は DDC0 と DDC1 においてのみ対応しています。

HB4 フィルタの説明

最初のフィルタは、デシメーション・レート 2、ハーフバンド のローパス FIR フィルタ (HB4) で、これは、低消費電力を実 現できるように最適化された 11 タップ、対称、固定係数のフィ ルタ実装を使用しています。HB4 フィルタは、複素出力 (デシ メーション・レート 16) または実数出力 (デシメーション・レ ート 8) が有効になっている場合だけ使われ、それ以外ではバ イパスされます。HB4 フィルタの係数と応答を表 18 と図 119 に示します。

表 18. HB4 フィルタの係数

HB4 Coefficient Number	Normalized Coefficient	Decimal Coefficient (15-Bit)
C1, C11	0.006042	99
C2, C10	0	0
C3, C9	-0.049377	-809
C4, C8	0	0
C5, C7	0.293335	4806
C6	0.5	8192



HB3 フィルタの説明

2番目のフィルタはデシメーション・レート 2、ハーフバンドの ローパス FIR フィルタ (HB3) で、これは、低消費電力を実現 できるように最適化された 11 タップ、対称、固定係数のフィル タ実装を使用しています。HB3 フィルタは、複素出力(デシメ ーション・レート 8 または 16)もしくは実数出力(デシメーシ ョン・レート 4 または 8)が有効になっている場合だけ使われ、 それ以外ではバイパスされます。HB3 フィルタの係数と応答を 表 19 と図 120 に示します。

表 19. HB3 フィルタの係数

HB3 Coefficient Number	Normalized Coefficient	Decimal Coefficient (17-Bit)
C1, C11	0.006638	435
C2, C10	0	0
C3, C9	-0.051056	-3346
C4, C8	0	0
C5, C7	0.294418	19295
C6	0.500000	32768



HB2 フィルタの説明

3番目のフィルタはデシメーション・レート 2、ハーフバンドの ローパス FIR フィルタ (HB2) で、これは、低消費電力を実現 できるように最適化された 19 タップ、対称、固定係数のフィル タ実装を使用しています。

HB2 フィルタは、複素出力または実数出力(デシメーション・ レート4、8、または16)が有効になっている場合だけ使われ、 それ以外ではバイパスされます。

HB2 フィルタの係数と応答を表 20 と図 121 に示します。

表 20. HB2 フィルタの係数					
HB2 Coefficient Number	Normalized Coefficient	Decimal Coefficient (18-Bit)			
C1, C19	0.000671	88			
C2, C18	0	0			
C3, C17	-0.005325	-698			
C4, C16	0	0			
C5, C15	0.022743	2981			
C6, C14	0	0			
C7, C13	-0.074181	-9723			
C8, C12	0	0			
C9, C11	0.306091	40120			
C10	0.5	65536			



HB1 フィルタの説明

4番目で最後のフィルタはデシメーション・レート 2、ハーフバ ンドのローパス FIR フィルタ(HB1)で、これは、低消費電力 を実現できるように最適化された 63 タップ、対称、固定係数の フィルタ実装を使用しています。HB1 フィルタは常にイネーブ ルされており、バイパスすることはできません。

HB1 フィルタの係数と応答を表 21 と図 122 に示します。

表 21. HB1 フィルタの係数

HB1 Coefficient	Normalized Coefficient	Decimal Coefficient	
C1, C63	-0.000019	-10	
C2, C62	0	0	
C3. C61	0.000072	38	
C4, C60	0	0	
C5, C59	-0.000195	-102	
C6, C58	0	0	
C7, C57	0.000443	232	
C8, C56	0	0	
C9, C55	-0.000891	-467	
C10, C54	0	0	
C11, C53	0.001644	862	
C12, C52	0	0	
C13, C51	-0.002840	-1489	
C14, C50	0	0	
C15, C49	0.004654	2440	
C16, C48	0	0	
C17, C47	-0.007311	-3833	
C18, C46	0	0	
C19, C45	0.011122	5831	
C20, C44	0	0	
C21, C43	-0.016554	-8679	
C22, C42	0	0	
C23, C41	0.024420	12803	
C24, C40	0	0	
C25, C39	-0.036404	-19086	
C26, C38	0	0	
C27, C37	0.056866	29814	
C28, C36	0	0	
C29, C35	-0.101892	-53421	
C30, C34	0	0	
C31, C33	0.316883	166138	
C32	0.5	262144	



TB2 フィルタの説明

TB2 フィルタは、低消費電力を実現できるように最適化された 26 タップ、対称、固定係数のフィルタ実装を使用しています。 TB2 フィルタは、デシメーション・レシオを 6、12、または 24 とする必要がある場合のみ使用します。TB2 フィルタの係数と 応答を表 22 と図 123 に示します。

表 22. TB2 フィルタの係数					
TB2 Coefficient Number	Normalized Coefficient	Decimal Coefficient (19-Bit)			
C1, C26	-0.000191	-50			
C2, C25	-0.000793	-208			
C3, C24	-0.001137	-298			
C4, C23	0.000916	240			
C5, C22	0.006290	1649			
C6, C21	0.009823	2575			
C7, C20	0.000916	240			
C8, C19	-0.023483	-6156			
C9, C18	-0.043152	-11312			
C10, C17	-0.019318	-5064			
C11, C16	0.071327	18698			
C12, C15	0.201172	52736			
C13, C14	0.297756	78055			



TB1 フィルタの説明

TB1 はデシメーション・レート 3 のローパス FIR フィルタで、 76 タップ、対称、固定係数のフィルタ実装を使用しています。 TB1 フィルタの係数を表 23 に、TB1 フィルタの応答を図 124 に 示します。TB1 は DDC0 と DDC1 においてのみ対応しています。

表 23	3. TB1	フィ	ルタ	の係数
13 20		~ 1	10 5	V/ 1/1 XX

TB1 Coefficient Number	Normalized Coefficient	Decimal Coefficient (22- Bit)
1,96	-0.000023	-96
2,75	-0.000053	-224
3, 74	-0.000037	-156
4,73	0.000090	379
5,72	0.000291	1220
6,71	0.000366	1534
7,70	0.000095	398
8, 69	-0.000463	-1940
9, 68	-0.000822	-3448
10, 67	-0.000412	-1729
11,66	0.000739	3100
12, 65	0.001665	6984
13, 64	0.001132	4748
14, 63	-0.000981	-4114
15, 62	-0.002961	-12418
16, 61	-0.002438	-10226
17,60	0.001087	4560
18, 59	0.004833	20272
19, 58	0.004614	19352
20, 57	-0.000871	-3652
21, 56	-0.007410	-31080
22, 55	-0.008039	-33718
23, 54	0.000053	222
24, 53	0.010874	45608
25, 52	0.013313	55840
26, 51	0.001817	7620
27, 50	-0.015579	-65344
28, 49	-0.021590	-90556
29, 48	-0.005603	-23502
30, 47	0.022451	94167
31, 46	0.035774	150046
32, 45	0.013541	56796
33, 44	-0.034655	-145352
34, 43	-0.066549	-279128
35, 42	-0.035213	-147694
36, 41	0.071220	298720
37, 40	0.210777	884064
38, 39	0.309200	1296880



FB2 フィルタの説明

FB2 はデシメーション・レート 5 のローパス FIR フィルタで、 48 タップ、対称、固定係数のフィルタ実装を使用しています。 FB2 フィルタの係数を表 24 に、FB2 フィルタの応答を図 125 に 示します。

FB2 Coefficient Number	Normalized Coefficient	Decimal Coefficient (21- Bit)
1,48	0.000007	7
2,47	-0.000004	-4
3, 46	-0.000069	-72
4, 45	-0.000244	-256
5,44	-0.000544	-570
6, 43	-0.000870	-912
7,42	-0.000962	-1009
8, 41	-0.000448	-470
9,40	0.000977	1024
10, 39	0.003237	3394
11, 38	0.005614	5887
12, 37	0.006714	7040
13, 36	0.004871	5108
14, 35	-0.001011	-1060
15, 34	-0.010456	-10964
16, 33	-0.020729	-21736
17, 32	-0.026978	-28288
18, 31	-0.023453	-24592
19, 30	-0.005608	-5880
20, 29	0.027681	29026
21, 28	0.072720	76252
22, 27	0.121223	127112
23, 26	0.162346	170232
24, 25	0.185959	194992



DDC ゲイン段

各 DDC は、個別に制御されるゲイン段を内蔵しています。ゲ インは、0 dB または6 dB のどちらかを選択できます。実数入力 信号をベースバンドにミキシングする場合は、6 dB のゲインを イネーブルして、出力ビットのフルスケール内で信号のダイナ ミック・レンジの中心位置を修正することが推奨されます。

複素入力信号をベースバンドにミキシングする場合は、すでに ミキサーが出力ビットのフルスケール内でダイナミック・レン ジの中心位置を修正しているので、新たにゲインを補償する必 要はありません。ただし、信号強度が低い場合は、オプション で6dBのゲイン補償が可能です。複素数から実数への変換段を 使用する場合、HB1 FIR フィルタの 1/2 ダウンサンプル部分は バイパスされます。TB1 フィルタに 6dB のゲイン段はありませ ん。

DDC の複素数から実数への変換

各 DDC は複素数から実数への変換ブロックを内蔵しており、 これらのブロックは個別に制御されます。複素数から実数への 変換段は、フィルタリング段の最終フィルタ(HB1 FIR)と fs/4 複素ミキサーを再使用して信号をアップコンバートします。信号 のアップコンバート後は複素ミキサーのQ部分が不要になるの で、この部分は除外されます。TB1フィルタは、複素数から実 数への変換をサポートしていません。

図 126 に、複素数から実数への変換段の簡略ブロック図を示します。



AD9689

DDC ミックスド・デシメーション設定

AD9689 は、デシメーション・レートの異なる複数の DDC もサ ポートしています。このシナリオでは、チップのデシメーショ ン・レシオを、すべての DDC チャンネルの中で最も低いデシ メーション・レシオに設定する必要があります。チップのデシ メーション・レシオのサンプル・レートと一致させるために、 より高いデシメーション・レシオを持つ DDC のサンプルが繰 り返されます。2の整数倍のミックスド・デシメーション・レ シオだけがサポートされています。例えば、デシメーション・ レシオ 1、2、4、8、16 はまとめてミキシング可能です。同様に、 デシメーション・レシオ 3、6、12、24、48、あるいはデシメー ション・レシオ 5、10、20、40 も、まとめてミキシング可能で す。 表 25 に、チップのデシメーション・レシオと DDC のデシメー ション・レシオが異なる場合の DDC サンプル・マッピングを 示します。

例えば、チップのデシメーション・レシオが4に設定されてい て、DDC0がHB2+HB1フィルタ(複素出力のデシメーショ ン・レシオは4)を、DDC1がHB4+HB3+HB2+HB1フィル タ(実数出力のデシメーション・レシオは8)を使用するよう に設定されている場合、DDC1は、その出力データをDDC0出 力1回につき2回繰り返します。最終的な出力サンプルを表26 に示します。

表 25. チップのデシメーション・レシオ (DCM) が DDC の DCM と一致しない場合のサンプル・マッピング

Sample Index	DDC DCM = Chip DCM	DDC DCM = $2 \times \text{Chip DCM}$	DDC DCM = $4 \times Chip DCM$	DDC DCM = $8 \times \text{Chip DCM}$
0	N	N	N	Ν
1	N + 1	N	N	Ν
2	N + 2	N + 1	N	Ν
3	N + 3	N + 1	N	Ν
4	N + 4	N + 2	N + 1	Ν
5	N + 5	N + 2	N + 1	Ν
6	N + 6	N + 3	N + 1	Ν
7	N + 7	N + 3	N + 1	Ν
8	N + 8	N + 4	N + 2	N + 1
9	N + 9	N + 4	N + 2	N + 1
10	N + 10	N + 5	N + 2	N + 1
11	N + 11	N + 5	N + 2	N + 1
12	N + 12	N + 6	N + 3	N + 1
13	N + 13	N + 6	N + 3	N + 1
14	N + 14	N + 7	N + 3	N + 1
15	N + 15	N + 7	N + 3	N + 1
16	N + 16	N + 8	N + 4	N + 2
17	N + 17	N + 8	N + 4	N + 2
18	N + 18	N + 9	N + 4	N + 2
19	N + 19	N + 9	N + 4	N + 2
20	N + 20	N + 10	N + 5	N + 2
21	N + 21	N + 10	N + 5	N + 2
22	N + 22	N + 11	N + 5	N + 2
23	N + 23	N + 11	N + 5	N + 2
24	N + 24	N + 12	N + 6	N + 3
25	N + 25	N + 12	N + 6	N + 3
26	N + 26	N + 13	N + 6	N + 3
27	N + 27	N + 13	N + 6	N + 3
28	N + 28	N + 14	N + 7	N + 3
29	N + 29	N + 14	N + 7	N + 3
30	N + 30	N + 15	N + 7	N + 3
31	N + 31	N + 15	N + 7	N + 3

表 26. チップ DCM = 4、DDC0 DCM = 4(複素数)、DDC1 DCM = 8(実数)¹

		DDC0		DDC1
DDC Input Samples	Output Port I	Output Port Q	Output Port I	Output Port Q
N	I0[N]	Q0[N]	I1[N]	Not applicable
N + 1	I0[N]	Q0[N]	I1[N]	Not applicable
N + 2	I0[N]	Q0[N]	I1[N]	Not applicable
N + 3	I0[N]	Q0[N]	I1[N]	Not applicable
N + 4	I0[N + 1]	Q0[N + 1]	I1[N]	Not applicable
N + 5	I0[N + 1]	Q0[N + 1]	I1[N]	Not applicable
N + 6	I0[N + 1]	Q0[N + 1]	I1[N]	Not applicable
N + 7	I0[N + 1]	Q0[N + 1]	I1[N]	Not applicable
N + 8	I0[N + 2]	Q0[N + 2]	I1[N + 1]	Not applicable
N + 9	I0[N + 2]	Q0[N + 2]	I1[N + 1]	Not applicable
N + 10	I0[N + 2]	Q0[N + 2]	I1[N + 1]	Not applicable
N + 11	I0[N + 2]	Q0[N + 2]	I1[N + 1]	Not applicable
N + 12	I0[N + 3]	Q0[N + 3]	I1[N + 1]	Not applicable
N + 13	I0[N + 3]	Q0[N + 3]	I1[N + 1]	Not applicable
N + 14	I0[N + 3]	Q0[N + 3]	I1[N + 1]	Not applicable
N + 15	I0[N + 3]	Q0[N + 3]	I1[N + 1]	Not applicable

¹DCM はデシメーションを意味します。



DDC 構成例

表 27 に、複数の DDC 構成例におけるレジスタ設定を示します。

表 27. DDC 相	構成例(ADC ヲ	Fャンネル・	ペアあたり)
Chin	Chin	DDC		

Chip Application Layer	Chip Decimation Ratio	DDC Input Type	DDC Output Type	Bandwidth Per DDC ¹	No. of Virtual Converters Required	Register Settings
One DDC	2	Complex	Complex	$40\% imes f_S$	2	0x0200 = 0x01 (one DDC; I/Q selected)
						0x0201 = 0x01 (chip decimate by 2)
						0x0310 = 0x83 (complex mixer; 0 dB gain; variable IF; complex outputs; HB1 filter)
						0x0311 = 0x04 (DDC I Input = ADC Channel A; DDC Q input = ADC Channel B)
						0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x031B, 0x031D, 0x031E, 0x031F, 0x0320, 0x0321, 0x0322 = FTW and POW set
				2004		as required by application for DDC0
Two DDCs	4	Complex	Complex	$20\% \times f_s$	4	0x0200 = 0x02 (two DDCs; I/Q selected)
						0x0201 = 0x02 (chip decimate by 4)
						0x0310, 0x0330 = 0x80 (complex mixer; 0 dB gain; variable IF; complex outputs; HB2 + HB1 filters)
						0x0311, 0x0331 = 0x04 (DDC I input = ADC Channel A; DDC Q input = ADC Channel B)
						0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x031B, 0x031D, 0x031E, 0x031F, 0x0320, 0x0321, 0x0322 = FTW and POW set
						as required by application for DDC0
						0x0336, 0x0337, 0x0338, 0x0339, 0x033A, 0x033B, 0x033D, 0x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTW and POW set as required by application for DDC1
Two DDCs	4	Complex	Real	$10\% \times f_s$	2	0x0200 = 0x22 (two DDCs: I only selected)
		1		-		0x0201 = 0x02 (chip decimate by 4)
						0x0310, 0x0330 = 0x89 (complex mixer; 0 dB gain; variable IF; real output: HB3 + HB2 + HB1 filters)
						0x0311, $0x0331 = 0x04$ (DDC I Input = ADC Channel A; DDC Q input = ADC Channel B)
						Q = ADC Channel B Q = 0.0316 Q = 0.0317 Q = 0.0318 Q = 0.0318 Q = 0.031B Q = 0.031D
						0x031E, $0x031F$, $0x0320$, $0x0321$, $0x0312$, $0x031E$, $0x031E$, $0x031E$, $0x031E$, $0x0320$, $0x0321$, $0x0322 = FTW$ and POW set as required by application for DDC0
						0x0336, 0x0337, 0x0338, 0x0339, 0x033A, 0x033B, 0x033D,
						0x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTW and POW set as required by application for DDC1
Two DDCs	4	Real	Real	$10\% \times f_s$	2	0x0200 = 0x22 (two DDCs: I only selected)
				2 0 / 0 / 2 5		0x0201 = 0x02 (chip decimate by 4)
						0x0310, 0x0330 = 0x49 (real mixer; 6 dB gain; variable IF; real output: HB3 + HB2 + HB1 filters)
						0x0311 = 0x00 (DDC0 I input = ADC Channel A; DDC0 Q input = ADC Channel A)
						0x0331 = 0x05 (DDC1 I input = ADC Channel B; DDC1 Q
						nput = ADC Channel B)
						0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x031B, 0x031D, 0x031E, 0x031F, 0x0320, 0x0321, 0x0322 = FTW and POW set as required by application for DDC0
						0x0336, 0x0337, 0x0338, 0x0339, 0x033A, 0x033B, 0x033D, 0x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTW and POW set as required by application for DDC1

LayerRealTypeTypePer DDCRequiredRequiredRegister seturgsTwo DDCs4RealComplex20% × fs40x0200 = 0x02 (two DDCs; I/Q selected) 0x0310, 0x0330 = 0x40 (real mixer; 6 dB gain; vicomplex output; HB2 + HB1 filters) 0x0311 = 0x00 (DDC0 I input = ADC Channel A) 0x0331 = 0x05 (DDC1 I input = ADC Channel B) 0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x03 0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x03 0x0316, 0x0317, 0x0338, 0x039, 0x033A, 0x03 0x0335, 0x0340, 0x0341, 0x0342 = FTV as required by application for DDC1Two DDCs8RealReal5% × fs20x0200 = 0x22 (two DDCs; I only selected) 0x0310, 0x0330 = 0x4A (real mixer; 6 dB gain; vicomplex output; HB2 + HB1 filters) 0x0311 = 0x00 (DDC0 I input = ADC Channel A)	
Two DDCs4RealComplex $20\% \times f_s$ 4 $0x0200 = 0x02$ (two DDCs; I/Q selected) $0x0201 = 0x02$ (chip decimate by 4) $0x0310, 0x0330 = 0x40$ (real mixer; 6 dB gain; v. complex output; HB2 + HB1 filters) $0x0311 = 0x00$ (DDC0 I input = ADC Channel A) $0x0311 = 0x00$ (DDC1 I input = ADC Channel B) $0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x030x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x030x0316, 0x0337, 0x0338, 0x0339, 0x033A, 0x030x0335, 0x0337, 0x0338, 0x0339, 0x033A, 0x030x0335, 0x0337, 0x0338, 0x0339, 0x033A, 0x030x0335, 0x0337, 0x0338, 0x03340, 0x0341, 0x0342 = FTVas required by application for DDC1Two DDCs8RealReal5\% \times f_s20x0200 = 0x22 (two DDCs; I only selected)0x0310, 0x030 = 0x4A (real mixer; 6 dB gain; v.output; HB4 + HB3 + HB2 + HB1 filters)0x0311 = 0x00 (DDC0 I input = ADC Channel A)$	-
$0x0201 = 0x02$ (chip decimate by 4) $0x0310, 0x0330 = 0x40$ (real mixer; 6 dB gain; v. complex output; HB2 + HB1 filters) $0x0311 = 0x00$ (DDC0 I input = ADC Channel A) $0x0316, 0x037, 0x0318, 0x0319, 0x0314, 0x030x0316, 0x037, 0x0318, 0x0319, 0x0314, 0x030x0316, 0x037, 0x0338, 0x0339, 0x0334, 0x030x0336, 0x0337, 0x0338, 0x0339, 0x0334, 0x030x0336, 0x0337, 0x0338, 0x0339, 0x0334, 0x030x0316, 0x0317, 0x0318, 0x0319, 0x0341, 0x032 = FTVas required by application for DDC00x0336, 0x0337, 0x0338, 0x0339, 0x0334, 0x033, 0x0336, 0x0337, 0x0340, 0x0341, 0x0342 = FTVas required by application for DDC1Two DDCs8Real5\% \times f_520x0200 = 0x22 (two DDCs; I only selected)0x0310, 0x0330 = 0x4A (real mixer; 6 dB gain; v.output; HB4 + HB3 + HB2 + HB1 filters)0x0311 = 0x00 (DDC0 I input = ADC Channel A)$	
Image: Solution of the second state of the second	anialata III.
Image: Complex output, HD 1 model $0x0311 = 0x00$ (DDC0 I input = ADC Channel A input = ADC Channel B) $0x0311 = 0x05$ (DDC1 I input = ADC Channel B input = ADC Channel B) $0x0316$, $0x0317$, $0x0318$, $0x0319$, $0x0314$, $0x03$ $0x0316$, $0x0317$, $0x0318$, $0x0319$, $0x0314$, $0x03$ $0x0316$, $0x0317$, $0x0338$, $0x0320$, $0x0321$, $0x0322$ = FTV as required by application for DDC0 $0x0336$, $0x0337$, $0x0338$, $0x0339$, $0x0334$, $0x03$ $0x0316$, $0x0317$, $0x0340$, $0x0341$, $0x0342$ = FTV as required by application for DDC1Two DDCs8RealReal $5\% \times f_S$ 2 $0x0200 = 0x22$ (two DDCs; I only selected) $0x0201 = 0x03$ (chip decimate by 8) $0x0310$, $0x0330 = 0x4A$ (real mixer; 6 dB gain; v $0utput; HB4 + HB3 + HB2 + HB1 filters)$ $0x0311 = 0x00$ (DDC0 I input = ADC Channel A input = ADC Channel A)	ariable IF;
$\begin{tabular}{ c c c c c c c c c c c c c c c c c c c$	A: DDC0 O
$\begin{tabular}{ c c c c c c c c c c c c c c c c c c c$, c
$\begin{tabular}{ c c c c c c c c c c c c c c c c c c c$; DDC1 Q
$0x031E, 0x031F, 0x0320, 0x0321, 0x0322 = FTV$ as required by application for DDC0 $0x0336, 0x0337, 0x0338, 0x0339, 0x033A, 0x0300x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTVas required by application for DDC1Two DDCs8RealReal5\% \times f_s20x0200 = 0x22 (two DDCs; I only selected)0x0310, 0x0330 = 0x4A (real mixer; 6 dB gain; v0x0311 = 0x00 (DDC0 I input = ADC Channel A)$	1B, 0x031D,
$\begin{tabular}{ c c c c c c c c c c c c c c c c c c c$	W and POW set
Two DDCs8RealReal $5\% \times f_s$ 2 $0x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTV as required by application for DDC1Two DDCs8RealF\% \times f_s20x0200 = 0x22 (two DDCs; I only selected)0x0201 = 0x03 (chip decimate by 8)0x0310, 0x0330 = 0x4A (real mixer; 6 dB gain; voutput; HB4 + HB3 + HB2 + HB1 filters)0x0311 = 0x00 (DDC0 I input = ADC Channel A)$	3B, 0x033D,
Two DDCs8RealReal $5\% \times f_s$ 2 $0x0200 = 0x22$ (two DDCs; I only selected) $0x0201 = 0x03$ (chip decimate by 8) $0x0310, 0x0330 = 0x4A$ (real mixer; 6 dB gain; w $output; HB4 + HB3 + HB2 + HB1$ filters) $0x0311 = 0x00$ (DDC0 I input = ADC Channel A)	W and POW set
0x0201 = 0x03 (chip decimate by 8) 0x0310, 0x0330 = 0x4A (real mixer; 6 dB gain; v output; HB4 + HB3 + HB2 + HB1 filters) 0x0311 = 0x00 (DDC0 I input = ADC Channel A input = ADC Channel A)	
0x0310, 0x0330 = 0x4A (real mixer; 6 dB gain; v output; HB4 + HB3 + HB2 + HB1 filters) 0x0311 = 0x00 (DDC0 I input = ADC Channel A input = ADC Channel A)	
0x0311 = 0x00 (DDC0 I input = ADC Channel A input = ADC Channel A)	ariable IF; real
	,; DDC0 Q
0x0331 = 0x05 (DDC1 I input = ADC Channel B input = ADC Channel B)	; DDC1 Q
0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x03	1B, 0x031D,
0x031E, 0x031F, 0x0320, 0x0321, 0x0322 = FTV as required by application for DDC0	W and POW set
0x0336, 0x0337, 0x0338, 0x0339, 0x033A, 0x03	3B, 0x033D,
0x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTV	W and POW set
as required by application for DDC1	
Four DDCs 8 Real Complex $10\% \times f_s$ 8 $0x0200 = 0x03$ (four DDCs; I/Q selected)	
0x0201 = 0x03 (chip decimate by 8)	
0x0310, 0x0330, 0x0330, 0x0370 = 0x41 (real mixed variable IF; complex output; HB3 + HB2 + HB1 filte	r; 6 dB gain; ers)
0x0311 = 0x00 (DDC0 I input = ADC Channel A input = ADC Channel A)	, DDC0 Q
0x0331 = 0x00 (DDC1 linput = ADC Channel A	x; DDC1 Q
1000000000000000000000000000000000000	
input = ADC Channel B)	, DDC2 Q
0x0371 = 0x05 (DDC3 I input = ADC Channel B input = ADC Channel B)	; DDC3 Q
0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x03	1B, 0x031D,
as required by application for DDC0	<i>w</i> and POw set
0x0336, 0x0337, 0x0338, 0x0339, 0x033A, 0x03 0x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTV	3B, 0x033D, W and POW set
as required by application for DDC1	
0x0356, 0x0357, 0x0358, 0x0359, 0x035A, 0x03 0x035E, 0x035F, 0x0360, 0x0361, 0x0362 = FTV	5B, 0x035D, W and POW set
as required by application for DDC2	
0x0376, 0x0377, 0x0378, 0x0379, 0x037A, 0x03 0x037E, 0x037F, 0x0380, 0x0381, 0x0382 = FTV as required by application for DDC3	

Chip	Chip	DDC	DDC		No. of Virtual	
Application	Decimation	Input	Output	Bandwidth	Converters	Desister Settings
Layer		Type	Type Rool	Per DDC		Register Settings $0x0200 = 0x22 \text{ (four DDCay Lonly selected)}$
Four DDCs	0	Keal	Real	$3\% \times I_S$	4	0x0200 = 0x23 (four DDCs; four selected) 0x0201 = 0x03 (chin decimate by 8)
						0x0201 = 0x03 (cmp decimate by 8) 0x0310 0x0330 0x0350 0x0370 = 0x4A (real mixer: 6 dB gain:
						variable IF; real output; $HB4 + HB3 + HB2 + HB1$ filters)
						0x0311 = 0x00 (DDC0 I input = ADC Channel A; DDC0 Q
						input = ADC Channel A)
						0x0331 = 0x00 (DDC1 I input = ADC Channel A; DDC1 Q
						nput = ADC Channel A) $0x0351 = 0x05 (DDC2 Linput = ADC Channel B: DDC2 O$
						abc Channel B
						0x0371 = 0x05 (DDC3 I input = ADC Channel B; DDC3 Q input = ADC Channel B)
						0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x031B, 0x031D, 0x031E, 0x031F, 0x0320, 0x0321, 0x0322 = FTW and POW set as required by application for DDC0
						0x0336, 0x0337, 0x0338, 0x0339, 0x033A, 0x033B, 0x033D, 0x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTW and POW set
						as required by application for DDC1
						0x0356, 0x0357, 0x0358, 0x0359, 0x035A, 0x035B, 0x035D, 0x035E, 0x035F, 0x0360, 0x0361, 0x0362 = FTW and POW set as required by application for DDC2
						0x0376, 0x0377, 0x0378, 0x0379, 0x037A, 0x037B, 0x037D, 0x037E, 0x037F, 0x0380, 0x0381, 0x0382 = FTW and POW set as required by application for DDC3
Four DDCs	16	Real	Complex	$5\% imes f_s$	8	0x0200 = 0x03 (four DDCs; I/Q selected)
						0x0201 = 0x04 (chip decimate by 16)
						0x0310, 0x0330, 0x0350, 0x0370 = 0x42 (real mixer; 6 dB gain; variable IF; complex output; HB4 + HB3 + HB2 + HB1 filters)
						0x0311 = 0x00 (DDC0 I input = ADC Channel A; DDC0 Q input = ADC Channel A)
						0x0331 = 0x00 (DDC1 I input = ADC Channel A; DDC1 Q input = ADC Channel A)
						0x0351 = 0x05 (DDC2 I input = ADC Channel B; DDC2 Q input = ADC Channel B)
						0x0371 = 0x05 (DDC3 I input = ADC Channel B; DDC3 Q input = ADC Channel B)
						0x0316, 0x0317, 0x0318, 0x0319, 0x031A, 0x031B, 0x031D, 0x031E, 0x031F, 0x0320, 0x0321, 0x0322 = FTW and POW set as required by application for DDC0
						0x0336, 0x0337, 0x0338, 0x0339, 0x033A, 0x033B, 0x033D, 0x033E, 0x033F, 0x0340, 0x0341, 0x0342 = FTW and POW set as required by application for DDC1
						0x0356, 0x0357, 0x0358, 0x0359, 0x035A, 0x035B, 0x035D, 0x035E, 0x035F, 0x0360, 0x0361, 0x0362 = FTW and POW set as required by application for DDC2
						0x0376, 0x0377, 0x0378, 0x0379, 0x037A, 0x037B, 0x037D, 0x037E, 0x037F, 0x0380, 0x0381, 0x0382 = FTW and POW set as required by application for DDC3

¹ fs は ADC のサンプル・レートです。

データシート



DDC の消費電力

いくつかの DDC モードに対する DVDD と DRVDD1 の消費電力の代表値と最大値を、2.0 GSPS の場合と 2.6 GSPS の場合について、それ ぞれ表 28 と表 29 に示します。

Number of	DDC Decimation	Number of	Number of Virtual Number of Octets		DVDD Power (mW)		DRVDD1 Power (mW)	
DDCs	Ratio ¹	Lanes (L)	Converters (M)	per frame (F)	Тур	Max	Тур	Max
2	3	8	4	2	465	958	240	345
2	4	8	4	1	400	877	200	301
2	6	4	4	2	405	881	135	226
2	8	4	4	2	385	858	115	205
2	12	2	4	4	400	870	80	170
4	6	8	8	2	525	1040	240	345
4	8	8	8	2	485	970	200	295

表 28. 構成を 2.0 GSPS とした場合の DDC 消費電力(f_s = 2.0 GHz)

「デシメーション・フィルタの選択、対応するエイリアス保護帯域幅、SNR 改善の詳細については、表 17 を参照してください。

表 29. 構成を 2.6 GSPS とした場合の DDC 消費電力(f_s = 2.56 GHz)

Number of	DDC Decimation	Number of	Number of Virtual	Number of Octets	of Octets DVDD Power (mW)		DRVDD1 Power (mW)	
DDCs	Ratio ¹	Lanes (L)	Converters (M)	per frame (F)	Тур	Max	Тур	Max
2	3	8	4	2	575	995	280	375
2	4	8	4	1	520	930	230	325
2	6	4	4	2	515	925	155	238
2	8	4	4	2	500	905	135	211
2	12	2	4	4	510	912	95	165
4	6	8	8	2	655	1090	280	380
4	8	8	8	2	630	1090	230	325

「デシメーション・フィルタの選択、対応するエイリアス保護帯域幅、SNR 改善の詳細については、表 17 を参照してください。

AD9689

信号モニタ

信号モニタ・ブロックによって、ADC でデジタル化される信号 に情報を追加できます。信号モニタは、デジタル化された信号 のピーク振幅を計算します。この情報は、実際の信号が複数存 在する中で、AGC ループを駆動して ADC のレンジを最適化す るために使用できます。

信号モニタ・ブロックの結果は、内部の値を SPI ポートからリ ードバックするか、信号モニタ情報を JESD204B インターフェ ースに個別の制御ビットとして組み込むことによって得ること ができます。測定時間は、グローバルな 24 ビットのプログラマ ブル周期によって制御されます。図 127 に信号モニタ・ブロッ クの簡略ブロック図を示します。



ピーク・ディテクタは、観測時間内の最大信号をキャプチャします。このディテクタは信号の振幅だけを観測します。ピーク・ディテクタの分解能は 13 ビットです。観測時間は 24 ビットで、これはコンバータの出力サンプルに相当します。ピーク振幅は、次式を使って求めることができます。

ピーク振幅(dBFS) = $20\log(ピーク・ディテクタの値/2^{13})$

入力ポート信号の振幅はプログラム可能な時間幅でモニタされ、 これは信号モニタ時間レジスタ(SMPR)によって決定されま す。ピーク・ディテクタ機能は、信号モニタ制御レジスタ(レ ジスタ 0x0270)にビット1をセットすることによってイネーブ ルされます。24 ビット SMPR は、このモードをアクティブにす る前にプログラムする必要があります。

ピーク検出モードをイネーブルした後は、SMPR 内の値がモニ タ時間タイマーにロードされます。このタイマーは、デシメー トされたクロック・レートでデクリメントされます。入力信号 の大きさは内部の値保存レジスタ(ユーザーはアクセス不可) 内の値と比較されて、どちらか大きい方が最新のピーク・レベ ルとして更新されます。この値保存レジスタの初期値は、最新 の ADC 入力信号の大きさに設定されます。この比較は、モニタ 時間タイマーのカウント数が1になるまで続きます。

モニタ時間タイマーのカウント数が1になると、13ビットのピ ーク・レベル値が信号モニタ保持レジスタに転送されます。こ のレベル値は、メモリ・マップを通じて読み出したり、 JESD204B インターフェース上の SPORT を通じて出力したりす ることができます。モニタ時間タイマーは SMPR 内の値で再ロ ードされ、カウントダウンが再開されます。さらに、最初の入 力サンプルの大きさが値保存レジスタ内で更新されて、先に説 明したように比較および更新の手順が続けられます。

AD9689

SPORT OVER JESD204B

信号モニタ・データは、シリアル化して JESD204B インターフ ェース経由で制御ビットとして送ることもできます。統計デー タを再現するには、サンプルから、これらの制御ビットのシリ アル化を解除する必要があります。信号制御モニタ機能は、レ ジスタ 0x0279 のビット [1:0] と レジスタ 0x027A のビット 1 を セットすることによってイネーブルします。JESD204B サンプル 内の信号モニタ制御ビット位置について、図 128 に構成例を 2 つ 示します。JESD204B サンプルには最大 3 つの制御ビットを挿入 できますが、信号モニタに必要な制御ビットは 1 つだけです。 制御ビットは MSB から LSB の方向へ挿入します。 制御ビットを1つだけ挿入する(CS = 1)場合は、最上位制御 ビットだけを使用します(図 128の構成例1と構成例2を参 照)。SPORT over JESD204B オプションを選択するには、レジ スタ0x0559、0x055A、および0x058F をプログラムします。これ らのレジスタの設定に関する詳細は、表51を参照してください。 ピーク・ディテクタ値をカプセル化する25 ビット・フレーム・ データを図129に示します。このフレーム・データは、5 個の5 ビット・サブフレームを使い MSBを先頭に送信されます。各 サブフレームには開始ビットが含まれており、レシーバーはこ のビットを使って、シリアル化が解除されたデータを検証でき ます。図130に、モニタ時間タイマーを80サンプルに設定した 場合の SPORT over JESD204B 信号モニタ・データを示します。







図 129. SPORT over JESD204B 信号モニタ・フレーム・データ



図 130. 周期 = 80 サンプルとした場合の SPORT over JESD204B 信号モニタ例

データシート

デジタル出力 JESD204B インターフェースの概要

AD9689 のデジタル出力は、データ・コンバータ用のシリアル・ インターフェース規格として JEDEC が制定した JESD204B に合わ せて設計されています。JESD204B は、シリアル・インターフェ ースを経由し、最大 16 Gbps のレーン・レートで AD9689 をデ ジタル処理デバイスへリンクするためのプロトコルです。 LVDS における JESD204B インターフェースの利点には、デー タ・インターフェース・ルーティングのために必要なボード面 積を減らせることや、コンバータやロジック・デバイスのパッ ケージを小型化できることなどがあります。

JESD204Bの概要

JESD204B データ送信ブロックは、ADC からのパラレル・デー タがフレーム化され、8 ビット/10 ビット・エンコーディング とオプションのスクランブリング機能を使用して出力データが 形成されます。レーン同期は、最初のリンク確立時に、個別の 制御文字を使用することでサポートされています。データ・ス トリームには、その後も同期を維持するために、追加的な制御 文字が組み込まれます。シリアル・リンクを完了させるには、 JESD204B レシーバーが必要です。JESD204B インターフェース のその他の詳細については、JESD204B 規格を参照してくださ い。

AD9689 の JESD204B データ送信ブロックは、リンクを介して最 大 2 個の物理的 ADC、または最大 8 個の仮想コンバータ (DDC がイネーブルされている場合)をマッピングします。リンクは、 1、2、4、または 8 本の JESD204B レーンを使用するように構成 できます。JESD204B 仕様ではいくつかのパラメータを使ってリ ンクを定義しますが、これらのパラメータは、JESD204B トラン スミッタ (AD9689 の出力) と JESD204B レシーバー (ロジッ ク・デバイスの入力)の間で一致している必要があります。

JESD204B リンクは、以下のパラメータに従って記述されます。

- Lはコンバータ・デバイスあたりのレーン数(レーン数/ リンク)で、AD9689では1、2、4、または8です。
- M はコンバータ・デバイスあたりのコンバータ数(仮想コンバータ数/リンク)で、AD9689では1、2、4、または8です。
- Fはフレームあたりのオクテット数で、AD9689では1、2、
 4、8、または16です。
- N'はサンプルあたりのビット数で(JESD204Bのワード・ サイズ)、AD9689では8または16です。
- N はコンバータの分解能で、AD9689 では7から 16 です。
- CS はサンプルあたりの制御ビット数で、AD9689 では0、1、
 2、または3です。

- K はマルチフレームあたりのフレーム数で、AD9689 では 4、
 8、12、16、20、24、28、または 32 です。
- Sは、1つのコンバータのフレーム・サイクルあたりに送信されるサンプルの数で、AD9689ではL、M、F、および N'に基づいて自動的に設定されます。
- HD は高密度モードで、AD9689 のモードは L、M、F、および N' に基づいて自動的に設定されます。
- CFは1つのコンバータ・デバイスのフレーム・クロック・ サイクルあたりの制御ワード数で、AD9689では0です。

図 131 に、AD9689 における JESD204B リンクの簡略ブロック図 を示します。デフォルトでは、AD9689 はコンバータ 2 個とレー ン 8 本を使用するように構成されます。コンバータ A のデータ は SERDOUT0±、 SERDOUT1±、 SERDOUT2±、 お よ び SERDOUT3± に 出 力 さ れ、コンバータ B の データ は SERDOUT3± に 出 力 さ れ、コンバータ B の データ は SERDOUT4±、 SERDOUT5±、 SERDOUT6±、 お よ び SERDOUT7±に出力されます。AD9689 では他の構成も可能で、 両方のコンバータの出力を 1 本のレーンにまとめたり、A およ び B デジタル出力パスのマッピングを変更したりすることがで きます。これらのモードは、カスタマイズ可能な他のオプショ ンとともに、SPI レジスタ・マップを介してセットアップしま す。

AD9689 のデフォルトでは、各コンバータからの 14 ビット・コ ンバータ・ワードが 2 つのオクテット (8 ビットのデータ) に 分割されます。ビット 13 (MSB) からビット 6 が最初のオクテ ットを構成します。2 つめのオクテットはビット 5 からビット 0 (LSB) までと、2 つのテール・ビットで構成されます。テー ル・ビットは、ゼロまたは疑似乱数シーケンスとして構成でき ます。テール・ビットは、オーバーレンジ、SYSREF±、または 高速検出出力を示す制御ビットに置き換えることもできます。

得られた 2 つのオクテットは、スクランブリング可能です。ス クランブリングはオプションですが、似たようなデジタル・デ ータ・パターンを送信する場合は、スペクトル・ピークを避け ることを推奨します。スクランブラは、式1+x¹⁴+x¹⁵で定義さ れる、自己同期機能を備えた多項式ベースのアルゴリズムを使 用します。レシーバーのデスクランブラは、スクランブラ多項 式の自己同期バージョンです。

次に、8 ビット/10 ビット・エンコーダによって、この2 つのオ クテットがエンコードされます。8 ビット/10 ビット・エンコー ダは、8 ビットのデータ(1 つのオクテット)を使い、それらの データを 10 ビット・シンボルにエンコードします。ADC から 14 ビットのデータを取得してテール・ビットを追加し、2 つのオ クテットをスクランブリングして、それらのオクテットを 2 つの 10 ビット・シンボルにエンコードする過程を図 132 に示します。 図 132 ではデフォルトのデータ・フォーマットを示します。



図 131. フル帯域幅モード(レジスタ 0x0200 = 0x00)を示す送信リンクの簡略ブロック図



機能の概要

図 133 のブロック図は、サンプル入力から JESD204B ハードウ ェアを通過して、物理出力へ至るデータの流れを示したもので す。処理は、通信システムの抽象化層を記述するために広く使 われている開放型システム間相互接続(OSI) モデルに定める 複数の層に分けることができます。これらの層は、トランスポ ート層、データ・リンク層、および物理層(シリアライザと出 カドライバ)です。

トランスポート層

トランスポート層は、8 ビット・オクテットにマップされる JESD204B フレームへのデータ(サンプルとオプションの制御 ビットから構成される)のパッキングを扱います。これらのオ クテットは、データ・リンク層へ送られます。トランスポート 層マッピングは、リンク・パラメータから得られた規則によっ て制御されます。また、ギャップを埋めるために、必要に応じ てテール・ビットが追加されます。サンプル(JESD204B ワー ド)内のテール・ビット数は、次の式を使って決定できます。

```
T = N' - N - CS
```

データ・リンク層

データ・リンク層は、リンクを介してデータを渡すという低レ ベル機能を受け持ちます。これらの機能には、オプションで、デ ータのスクランブリング、マルチチップ同期/レーン・アライ メント/モニタリングのための制御文字挿入、8 ビット・オク テットから 10 ビット・シンボルへのエンコードなどが含まれま す。データ・リンク層は、初期レーン・アライメント・シーケ ンス(ILAS)の送信も行います。このシーケンスには、トラン スポート層の設定を確認するためにレシーバーが使用する、リ ンク構成データが含まれています。

物理層

物理層は、シリアル・クロック・レートでクロックされる高速 回路で構成されます。この層内では、パラレル・データが、1、 2、4、または 8 レーンの高速差動シリアル・データに変換され ます。

JESD204B リンクの確立

AD9689 の JESD204B トランスミッタ (Tx) インターフェース は、JEDEC 規格 JESD204B に定義されているサブクラス1で動 作します (2011 年 7 月の仕様)。リンク確立プロセスは、以下 のステップに分けて行われます。すなわち、コード・グループ 同期 (CGS) と SYNCINB±、初期レーン・アライメント・シー ケンス、およびユーザー・データとエラーの修正です。

CGS と SYNCINB±

CGS は、JESD204B レシーバーがデータ・ストリーム内の 10 ビ ット・シンボルの境界を確認するプロセスです。CGS フェーズ では、JESD204B 送信ブロックが制御文字 /K28.5/ を送信します。 レシーバーは、クロック & データ再生 (CDR) の手法を使って、 入力データ・ストリーム内にある /K28.5/ 文字の位置を特定する 必要があります。

レシーバーは、AD9689 の SYNCINB± ピンをローにアサートすることによって、同期リクエストを送信します。続いて JESD204B Tx が/K/文字の送信を開始します。レシーバーは、同 期後に少なくとも4個の/K/シンボルが連続して正しく受信され るのを待ち、受信後に SYNCINB±をデアサートします。さらに、 AD9689 は次の LMFC の境界に ILAS を送信します。

コード・グループ同期フェーズの詳細については、2011 年 7 月 付け JEDEC 規格 JESD204B の 5.3.3.1 項を参照してください。
AD9689

SYNCINB± ピンの動作は、SPI で制御することもできます。 SYNCINB± 信号は、デフォルトでは差動 DC カップリング LVDS モード信号ですが、シングルエンドで駆動することも可 能です。SYNCINB± ピン動作の設定に関する詳細は、レジスタ 0x0572 を参照してください。

SYNCINB± ピンは、レジスタ 0x0572 のビット 4 をセットする ことによって、CMOS (シングルエンド) モードで動作するよ うに構成することもできます。SYNCINB±を CMOS モードで使 用するには、CMOS SYNCINB 信号をピン N13 (SYNCINB+) に接続し、ピン P13 (SYNCINB-) をフロート状態のままにし ます。

初期レーン・アライメント・シーケンス(ILAS)

ILAS フェーズは CGS フェーズの後に続くフェーズで、次の LMFC 境界で開始されます。ILAS は4つのマルチフレームで構 成され、/R/文字が開始位置を、/A/文字が終了位置を示します。 ILAS は、/R/文字の後に1マルチフレームあたり0~255のラ ンプ・データを送ることによって始まります。2つ目のマルチ フレームでは、3番目の文字から始まるリンク構成データが送 られます。2番目の文字は/Q/で、これは、その後にリンク構成 データが続くことを示します。すべての未定義データ・スロッ トには、ランプ・データが埋め込まれます。ILAS シーケンスが スクランブリングされることはありません。

ILAS シーケンスの構成を図 134 に示します。4 つのマルチフレ ームには以下の特徴があります。

- マルチフレーム1は/R/文字(/K28.0/)で始まり、/A/文字 (/K28.3/)で終わります。
- マルチフレーム2は/R/文字で始まり、その後に/Q/文字 (/K28.4/)と14個の構成オクテットからなるリンク構成 パラメータが続いて(表30参照)、/A/文字で終わります。 パラメータ値の多くは「値-1」で表記されます。
- マルチフレーム3は/R/文字(/K28.0/)で始まり、/A/文字 (/K28.3/)で終わります。
- マルチフレーム4は/R/文字(/K28.0/)で始まり、/A/文字 (/K28.3/)で終わります。

ユーザー・データとエラー検出

最初のレーン・アライメント・シーケンスの完了後、ユーザ ー・データが送られます。通常、1 つのフレーム内では、すべて の文字がユーザー・データと見なされます。しかし、フレーム・ クロックとマルチフレーム・クロックの同期をモニタするため に、データが一定の条件を満たす場合は文字を /F/ または /A/ ア ライメント文字に置き換えるためのメカニズムがあります。こ れらの条件は、スクランブリングされたデータとされていない データで異なります。スクランブリング動作はデフォルトでイ ネーブルされていますが、SPI を使ってディスエーブルするこ とができます。

スクランブリングされたデータでは、フレームの最後にある 0xFC 文字がすべて /F/ に置き換えられ、マルチフレームの最後 にある 0x7C 文字はすべて /A/ に置き換えられます。JESD204B レシーバー (Rx) は受信したデータ・ストリーム内にある /F/ 文字と /A/ 文字をチェックして、それらが所定の位置にあるこ とを確認します。予期しない /F/ または /A/ 文字が見つかった場 合、レシーバーは、ダイナミック・リアライメントを使用する か4 フレーム以上に対して SYNCINB±信号をアサートして再同 期を開始することにより、これに対処します。スクランブリン グされていないデータでは、連続する 2 つのフレームの最終文 字が同じ場合、それが 1 フレームの最後である場合は 2 番目の 文字が /F/ に置き換えられ、マルチフレームの最後である場合 は /A/ に置き換えられます。

アライメント文字の挿入は SPI を使用して修正できます。フレ ーム・アライメント文字挿入(FACI)は、デフォルトでイネー ブルされています。リンク制御の詳細は、メモリ・マップのセ クションに記載されています(レジスタ 0x0571)。

8 ビット/10 ビット・エンコーダ

8 ビット/10 ビット・エンコーダは、8 ビット・オクテットを 10 ビット・シンボルに変換し、必要に応じてストリームに制御文字 を挿入します。JESD204B で使われる制御文字を表 30 に示しま す。8 ビット/10 ビット・エンコーディングは、複数のシンボル に同じ数の1と0を使うことによって、信号を直流平衡信号にし ます。

8 ビット/10 ビット・インターフェースには、SPI 経由の制御 を可能にするオプションがあります。これらのオプションには バイパスと反転があります。これらは、デジタル・フロント・ エンド (DFE) を検証するためのトラブルシューティング・ツ ールです。8 ビット/10 ビット・エンコーダを構成する方法につ いては、メモリ・マップのセクションにあるレジスタ 0x0572 の ビット [2:1] を参照してください。



表 30 JESD204B で使用する AD9689 の制御文字

衣 30. JL3D204	2 30. JE3D204B C 使用 9 3 AD3003 0 利仰久于										
Abbreviation	Control Symbol	8-Bit Value	10-Bit Value, RD = −1	10-Bit Value, RD = +1	Description						
/R/	/K28.0/	000 11100	001111 0100	110000 1011	Start of multiframe						
/A/	/K28.3/	011 11100	001111 0011	110000 1100	Lane alignment						
/Q/	/K28.4/	100 11100	001111 0100	110000 1101	Start of link configuration data						
/K/	/K28.5/	101 11100	001111 1010	110000 0101	Group synchronization						
/F/	/K28.7/	111 11100	001111 1000	110000 0111	Frame alignment						

¹ RD はランニング・ディスパリティ (Running Disparity) を意味します。

AD9689



図 135. AC カップリング・デジタル出力の終端例

物理層(ドライバ)出力

-タシート

デジタル出力、タイミング、制御

AD9689 の物理層は、JEDEC 規格 JESD204B (2011 年 7 月) に 定義されたドライバで構成されています。差動デジタル出力は、 デフォルトで起動されます。ドライバは、動的な 100 Ω 内部終 端を使用して不要な反射を減らしています。

レシーバーの各入力に 100 Ω の差動終端抵抗を配置することに より、公称値で 0.85 × DRVDD1 Vp-p のスイングが実現されま す(図 135)。スイングは SPI 抵抗を通じて調整可能です。レ シーバーへの接続時には AC カップリングの使用を推奨します。 詳細についてはメモリ・マップのセクションを参照してくださ い(表 51 のレジスタ 0x05C0 からレジスタ 0x05C3)。

AD9689 のデジタル出力はカスタム ASIC (特定用途向け集積回路) や FPGA (フィールド・プログラマブル・ゲート・アレイ) のレシーバーにインターフェース接続が可能で、ノイズの多い環境でも優れたスイッチング性能を提供します。レシーバー入力にできるだけ近い位置に単一の差動 100 Ω 終端抵抗を配置した、1 対 1 のポイント・ツー・ポイント・ネットワーク・トポロジを推奨します。

相手側のレシーバーに終端がなかったり、差動パターンのルー ティングが適切でなかったりした場合は、タイミング誤差が生 じることがあります。このようなタイミング誤差を避けるため に、パターン長を6インチ未満とし、差動出力パターン同士を できるだけ近づけて、同じ長さとすることを推奨します。

16 Gbps で動作する 1 本の AD9689 レーンのデジタル出力デー タ・アイ、ジッタ・ヒストグラム、およびバスタブ曲線の例を、 図 136 から図 138 に示します。出力データのフォーマットは、2 の補数がデフォルトです。出力データ・フォーマットを変更す る方法については、メモリ・マップのセクションを参照してく ださい(表 51 のレジスタ 0x0561)。



図 136. デジタル出力のデータ・アイ (外部 100 Ω 終端、16 Gbps 時)





図 138. デジタル出のバスタブ曲線(外部 100 Ω 終端、16 Gbps 時)

ディエンファシス

ディエンファシスは、相互接続挿入損失が JESD204B の仕様を 満たさないような条件下で、レシーバーのアイ・ダイアグラ ム・マスクに関する要求を満たすことを可能にします。ディエ ンファシス機能は、挿入損失が大きいためにレシーバーがクロ ックを回復できない場合にのみ使用してください。通常の条件 下では、省電力のためにディスエーブルされています。さらに、 短いリンクに対してディエンファシスをイネーブルして高過ぎ る値に設定すると、レシーバーのアイ・ダイアグラムを正しく 表示できなくなることがあります。ディエンファシスは電磁干 渉(EMI)を増大させることがあるので、使用時は注意してく ださい。詳細についてはメモリ・マップのセクションを参照し てください(表 51 のレジスタ 0x05C4 からレジスタ 0x05CB)。

フェーズ・ロック・ループ(PLL)

PLL は、JESD204B のレーン・レートで動作するシリアライ ザ・クロックを生成します。PLL ロックのステータスは、PLL ロック・ステータス・ビット (レジスタ 0x056F のビット 7) で チェックできます。この読取り専用ビットは、特定のセットア ップに対して PLL がロックされた場合、それをユーザーに通知 します。レジスタ 0x056F には、ロック喪失 (LOL) が検出され たことをユーザーに知らせる LOL スティッキー・ビット (ビッ ト 3) もあります。このスティッキー・ビットは、JESD204B リ ンクのリスタートを実行することによってリセットできます (レ ジスタ 0x0571 = 0x15、その後にレジスタ 0x0571 = 0x14)。リン ク電源を入れ直した後のリンクの再初期化については、表 32 を 参照してください。

JESD204B レーン・レートの制御(レジスタ 0x056E のビット [7:4])は、レーン・レートに合わせて設定する必要がありま す。AD9689 がレジスタ 0x056E を使用してサポートするレー ン・レートを表 31 に示します。

306

5550-

AD9689

表 31. AD9689 がレジスタ 0x056E を使用してサポートするレ ーン・レート

2	
Value	Lane Rate
0x00	Lane rate = 6.75 Gbps to 13.5 Gbps (default for AD9689)
0x10	Lane rate = 3.375 Gbps to 6.75 Gbps
0x30	Lane rate = 13.5 Gbps to 16 Gbps
0x50	Lane rate = 1.6875 Gbps to 3.375 Gbps

f_s × 4 モード

 $f_s \times 4$ モードは、JESD204B トランスミッタ/レシーバーに個別の パッキング・モードを追加して、シリアル・レーン・レートをサ ンプル・レート (f_s)の4倍に設定します。

JESD204B のリンク設定は以下のとおりです。

- L = 8
- M = 2
- F = 2
- S = 5
- N' = 12
- N = 12
- $\mathbf{CS} = \mathbf{0}$
- CF = 2
- HD = 1

ただし、この設計では CF = 2 がサポートされていません。従っ て、個別のパッキングを行うとともに、以下のリンク・パラメ ータを使用します。

- L = 8
- M = 2
- F = 2
- S = 4
- N' = 16
 N = 16

CF = 0
 HD = 0

CS = 0

fs×4モードでは、5 個の 12 ビット ADC サンプル(および追加 の4ビット)が4 個の 16 ビット JESD204B サンプルにパッキン グされて、64 ビットのフレームを生成します。

デバイスを fs × 4 モードにするには、以下の SPI 書込みが必要で す。

- レジスタ 0x0570 = 0xFE。この設定は、デバイスを M = 2、 L = 8、fs×4 モードにします。
- レジスタ 0x058B = 0x0F。この設定は、デバイスを CS = 0、 N' = 16 モードにします。
- レジスタ 0x058F = 0x2F。この設定は、デバイスをサブクラス1モード、N=16にします。

 $f_{s} \times 4$ モードの送信アーキテクチャを図 139 に、受信部分を図 140 に示します。 $f_{s} \times 4$ モードは、フル帯域モード (レジスタ 0x0200 = 0x00) でのみ機能します。



図 139. f_s x 4 モード(送信)



AD9689 のデジタル・インターフェースの セットアップ

スタートアップ時に AD9689 を正しく動作させるには、リンク を初期化するためにいくつかの SPI 書込みを行う必要がありま す。さらに、これらのレジスタには ADC をリセットするごと に書込みを行う必要もあります。以下のいずれかのリセットを 行うと、デジタル・インターフェースの初期化ルーチンが実行 されます。

- 起動時と同様のハード・リセット。
- PDWN ピンを使用する起動。

ータシート

- レジスタ 0x0002 のビット [1:0] .経由で SPI を使用する起動。
- レジスタ 0x0000 を 0x81 に設定することによる SPI ソフト・リセット。
- レジスタ 0x0001 を 0x02 に設定することによるデータパス・ソフト・リセット。
- レジスタ 0x0571 = 0x15 に設定してから 0x14 に設定することによる JESD204B のリンク電源再投入。

初期化 SPI 書込みを表 32 に示します。

表 32. AD9689 の JESD204B 初期化								
Register	Value	Comment						
0x1228	0x4F	Reset JESD204B start-up circuit						
0x1228	0x0F	JESD204B start-up circuit in normal operation						
0x1222	0x00	JESD204B PLL force normal operation						
0x1222	0x04	Reset JESD204B PLL calibration						
0x1222	0x00	JESD204B PLL normal operation						
0x1262	0x08	Clear loss of lock bit						
0x1262	0x00	Loss of lock bit normal operation						

AD9689 は JESD204B リンクを備えています。シリアル出力 (SERDOUT0± ~ SERDOUT7±) は、1 つの JESD204B リンクの 一部と見なされます。リンク・セットアップを決定する基本パ ラメータは以下のとおりです。

- リンクあたりのレーン数(L)
- リンクあたりのコンバータ数(M)
- フレームあたりのオクテット数(F)

オンチップ・デジタル処理に DDC を使用する場合、M は仮想 コンバータの数を表します。仮想コンバータのマッピング・セッ トアップを図 102 に示します。

AD9689 で許容される最大レーン・レートは 16 Gbps です。レー ン・レートは、次の式を使って JESD204B のパラメータに関連 付けられます。

$$\nu - \nu \cdot \nu - \mu = \frac{M \times N' \times \left(\frac{10}{8}\right) \times f_{OUT}}{L}$$

 $\Box \subseteq \mathcal{T}, four = \frac{J_{ADC}_CLOCK}{DecimationRatio}$

デシメーション・レシオ (DCM) は、レジスタ 0x0201 でプロ グラムされるパラメータです。

出力の構成は次の手順で行います。

- 1. リンクを停止します。
- 2. JESD204B リンク構成オプションを選択します。
- 3. 詳細オプションを設定します。
- 4. 出力レーン・マッピングを設定します(オプション)。
- 5. 追加ドライバ構成オプションを設定します(オプション)。
- 6. リンクを起動します。
- 表 32 に示すコマンドを実行することによって、JESD204B リンクを初期化します。

計算レーン・レートが 6.25 Gbps 未満の場合は、レジスタ 0x056E に値 0x10 をプログラムすることによって、低レーン・ レート・オプションを選択します。

表 33 と表 35 に、所定の仮想コンバータ数に対し、N'=16 と N'= 8 の両方についてサポートされている JESD204B 出力構成を示し ます。所定の構成におけるシリアル・レーン・レートが、 3.4 Gbps ~ 16 Gbps のサポート範囲内となるように注意してく ださい。

データシート

AD9689

表 33. N' = 16 のときの JESD204B 出力構成¹

Number		Supported Decimation Rates												
of Virtual	JESD204B	Lane Rate =			Lane Rate =			JES	D204	4B Tra	nsport La	yer S	ettings ³	
Converters	Serial	1.6875 Gbps	Lane Rate =	Lane Rate =	13.5 Gbps							ĺ		
Supported (Same as M)	Lane Rate ²	to 3.375 Gbps	3.375 Gbps to 6.75 Gbps	6.75 Gbps to 13.5 Gbps	to 16 Gbps	L	м	F	s	HD	Ν	N'	CS	к
1	$20 \times f_{OUT}$	2, 4, 5, 6, 8, 10, 12, 20, 24	1, 2, 3, 4, 5, 6, 8, 10, 12	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1	1	2	1	0	8 to 16	16	0 to 3	See Note 4
	$20 \times f_{\text{OUT}}$	2, 4, 5, 6, 8, 10, 12, 20, 24	1, 2, 3, 4, 5, 6, 8, 10, 12	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1	1	4	2	0	8 to 16	16	0 to 3	See Note 4
	$10\times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8, 10, 12	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	2	1	1	1	1	8 to 16	16	0 to 3	See Note 4
	$10 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8,	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	2	1	2	2	0	8 to 16	16	0 to 3	See Note 4
		10, 12												
	$5 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1, 2	1	4	1	1	2	1	8 to 16	16	0 to 3	See Note 4
	$5 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1, 2	1	4	1	2	4	0	8 to 16	16	0 to 3	See Note 4
	$2.5 \times f_{\text{OUT}}$	1, 2, 3, 4	1,2	1		8	1	1	4	1	8 to 16	16	0 to 3	See Note 4
	$2.5 \times f_{OUT}$	1, 2, 3, 4	1,2	1		8	1	2	8	0	8 to 16	16	0 to 3	See Note 4
2	$40 \times f_{\text{OUT}}$	4, 8, 10, 12, 15, 16, 20, 24, 30, 40, 48	2, 4, 5, 6, 8, 10, 12, 15, 16, 20, 24, 30	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1	2	4	1	0	8 to 16	16	0 to 3	See Note 4
	$40 \times f_{\text{OUT}}$	4, 8, 10, 12, 15, 16, 20, 24, 30, 40, 48	2, 4, 5, 6, 8, 10, 12, 15, 16, 20, 24, 30	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1	2	8	2	0	8 to 16	16	0 to 3	See Note 4
	$20 \times f_{\text{OUT}}$	2, 4, 5, 6, 8, 10, 12, 15, 16, 20, 24, 30	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	2	2	2	1	0	8 to 16	16	0 to 3	See Note 4
	$20 \times f_{\text{OUT}}$	2, 4, 5, 6, 8, 10, 12, 15, 16, 20, 24, 30	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	2	2	4	2	0	8 to 16	16	0 to 3	See Note 4
	$10 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	4	2	1	1	1	8 to 16	16	0 to 3	See Note 4
	$10 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	4	2	2	2	0	8 to 16	16	0 to 3	See Note 4
	$5 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1, 2	1	8	2	1	2	1	8 to 16	16	0 to 3	See Note 4
	$5 \times f_{\rm OUT}$	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1, 2	1	8	2	2	4	0	8 to 16	16	0 to 3	See Note 4
4	$80 \times f_{\text{OUT}}$	8, 16, 20, 24, 30, 40, 48	4, 8, 10, 12, 16, 20, 24, 30, 40, 48	2, 4, 6, 8, 10, 12, 16, 20, 24, 30	2, 4, 6, 8, 10, 12, 16	1	4	8	1	0	8 to 16	16	0 to 3	See Note 4
	$40 \times f_{\text{OUT}}$	4, 8, 10, 12, 15, 16, 20, 24, 30, 40, 48	2, 4, 5, 6, 8, 10, 12, 15, 16, 20, 24, 30	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	2	4	4	1	0	8 to 16	16	0 to 3	See Note 4
	$40 \times f_{\text{OUT}}$	4, 8, 10, 12, 15, 16, 20, 24, 30, 40, 48	2, 4, 5, 6, 8, 10, 12, 15, 16, 20, 24, 30	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	2	4	8	2	0	8 to 16	16	0 to 3	See Note 4
	$20 \times f_{\text{OUT}}$	2, 4, 5, 6, 8, 10, 12, 15, 16, 20, 24, 30	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	4	4	2	1	0	8 to 16	16	0 to 3	See Note 4
	$20 \times f_{\text{OUT}}$	2, 4, 5, 6, 8, 10, 12, 15, 16, 20, 24, 30	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	4	4	4	2	0	8 to 16	16	0 to 3	See Note 4
	$10 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	8	4	1	1	1	8 to 16	16	0 to 3	See Note 4
	$10\times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8, 10, 12, 15, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1, 2	8	4	2	2	0	8 to 16	16	0 to 3	See Note 4

AD9689

Number			Supported Decimation Rates													
of Virtual	JESD204B	Lane Rate =		La				JES	IESD204B Transport Layer Settings ³							
Converters Supported	Serial Lane	1.6875 Gbps	Lane Rate =	Lane Rate = 6 75 Gbps to	13.5 Gbps											
(Same as M)	Rate ²	3.375 Gbps	6.75 Gbps	13.5 Gbps	16 Gbps	L	М	F	s	HD	Ν	N'	CS	к		
8	$160 \times f_{OUT}$	16, 40, 48	8, 16, 20, 24, 40, 48	4, 8, 12, 16, 20, 24, 40, 48	4, 8, 12, 16, 20, 24	1	8	16	1	0	8 to 16	16	0 to 3	See Note 4		
	$80 \times f_{\rm OUT}$	8, 16, 20, 24, 40, 48	4, 8, 10, 12, 16, 20, 24, 40, 48	2, 4, 6, 8, 10, 12, 16, 20, 24	2, 4, 6, 8, 10, 12, 16	2	8	8	1	0	8 to 16	16	0 to 3	See Note 4		
	$40 \times f_{\text{OUT}}$	4, 8, 10, 12, 16, 20, 24, 40, 48	2, 4, 6, 8, 10, 12, 16, 20, 24	2, 4, 6, 8, 10, 12, 16	2, 4, 6, 8	4	8	4	1	0	8 to 16	16	0 to 3	See Note 4		
	$40 \times f_{\text{OUT}}$	4, 8, 10, 12, 16, 20, 24, 40, 48	2, 4, 6, 8, 10, 12, 16, 20, 24	2, 4, 6, 8, 10, 12, 16	2, 4, 6, 8	4	8	8	2	0	8 to 16	16	0 to 3	See Note 4		
	$20 \times f_{\text{OUT}}$	2, 4, 6, 8, 10, 12, 16, 20, 24	2, 4, 6, 8, 10, 12, 16	2, 4, 6, 8	2,4	8	8	2	1	0	8 to 16	16	0 to 3	See Note 4		
	$20 \times f_{\text{OUT}}$	2, 4, 6, 8, 10, 12, 16, 20, 24	2, 4, 6, 8, 10, 12, 16	2, 4, 6, 8	2,4	8	8	4	2	0	8 to 16	16	0 to 3	See Note 4		

¹内部クロック条件のために、特定のリンク・パラメータについては特定のデシメーション・レートだけがサポートされています。

² JESD204B のトランスポート層に関する説明を以下に示します。L はコンバータ・デバイスあたりのレーン数(レーン数/リンク)、M はコンバータ・デ バイスあたりの仮想コンバータ数(仮想コンバータ数/リンク)、F はフレームあたりのオクテット数、S は 1 個の仮想コンバータのフレーム・サイクル あたりの送信サンプル数、HD は高密度モード、N は仮想コンバータの分解能(ビット数)、N' はサンプルあたりの合計ビット数(JESD204B のワード・ サイズ)、CS は変換サンプルあたりの制御ビット数、K はマルチフレームあたりのフレーム数です。

³ fADC_CLK は ADC のサンプル・レート、DCM=チップのデシメーション・レシオ、fOUT は出力サンプル・レート=fADC_CLK/DCM、SLR は

JESD204B シリアル・レーン・レートです。内部クロック分周器の条件に基づき、以下の式が満たされる必要があります。SLR≥ 1.6875 Gbps かつ SLR≤ 15.5 Gbps、SLR/40≤ fADC_CLK、 (20×DCM×fOUT/SLR, DCM)の最小公倍数≤ 64。13500 Mbps < SLR≤ 16000 Mbps の場合、レジスタ 0x056E を 0x30 に設定する必要があります。6750 Mbps≤ SLR≤ 13500 Mbps の場合、レジスタ 0x056E を 0x00 に設定する必要があります。3375 Mbps≤ SLR < 6750 Mbps の場合、レジスタ 0x056E を 0x10 に設定する必要があります。1687.5 Mbps≤ SLR < 3375 Mbps の場合、レジスタ 0x056E を 0x50 に設定する必要があります。4000 に設定する必要があります。6750 Mbps の場合、レジスタ 0x056E を 0x50 に設定する必要があります。5000 に設定する必要があります。1687.5 Mbps

要があります。 ⁴4 で整除できる有効な K×Fの値だけがサポートされています。F=1 の場合は K=20、24、28、32。F=2 の場合は K=12、16、20、24、28、32。F=4 の

*4 で整除できる有効な K×Fの値だけがサボートされています。F=1 の場合は K=20、24、28、32。F=2 の場合は K=12、16、20、24、28、32。F=4 の 場合は K=8、12、16、20、24、28、32。F=8 の場合は K=4、8、12、16、20、24、28、32。F=16 の場合は K=4、8、12、16、20、24、28、32 です。

AD9689

表 34. JESD204B 出力構成(N' = 12)¹

		Supported Decimation Rates												
No. of Virtual								JES	SD20	4B Tra	nsport La	yer S	ettings.3	
Converters		Lane Rate =	Lane Rate =	Lane Rate =	Lane Rate =									
Supported	Serial	1.6875 Gbps	3.375 Gbps	6.75 Gbps	13.5 Gbps									
(Same Value as	Lane	to	to	to	to			_	~					
M)	Rate_2	3.375 Gbps	6.75 Gbps	13.5 Gbps	16 Gbps	L	IVI	F	S	HD	N	N'	L	ĸ
1	$15 imes f_{OUT}$	3, 6, 12	3, 6, 12	3, 6		1	1	3	2	0	8 to 12	12	0 to 3	See Note _4
	$7.5 \times f_{OUT}$	3, 6	3, 6	3		2	1	3	4	1	8 to 12	12	0 to 3	See Note 4
	$7.5 \times f_{\rm OUT}$	3, 6	3, 6	3		2	1	6	8	0	8 to 12	12	0 to 3	See Note 4
	$5 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6,	1, 2, 3, 4	1, 2	1	3	1	1	2	1	8 to 12	12	0 to 3	See
2	20	0	2 6 12 24	2 (12		1	2	2	1	0	0 / 10	10	0.1.2	Note 4
2	$30 \times I_{OUT}$	3, 6, 12, 24	3, 6, 12, 24	3, 6, 12		1	2	3	1	0	8 to 12	12	0 to 3	See Note 4
	$15 \times f_{\text{OUT}}$	3, 6, 12	3, 6, 12	3, 6		2	2	3	2	0	8 to 12	12	0 to 3	See Note 4
	$10 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8, 10, 12, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	3	2	1	1	1	8 to 12	12	0 to 3	See Note 4
	$7.5 \times f_{OUT}$	3, 6	3, 6	3		4	2	3	4	0	8 to 12	12	0 to 3	See
4	(0) · · f	6 12 24 49	2 (12 24 49	2 (12 24		1	4	6	1	0	9 4- 12	10	0.4- 2	Note 4
4	$00 \times I_{OUT}$	0, 12, 24, 48	5, 0, 12, 24, 48	3, 0, 12, 24		1	4	0	1	0	8 to 12	12	0 to 3	Note 4
	$30 \times f_{\text{OUT}}$	3, 6, 12, 24	3, 6, 12, 24	3, 6, 12		2	4	3	1	0	8 to 12	12	0 to 3	See Note 4
	$20\times f_{\text{OUT}}$	2, 4, 5, 6, 8, 10, 12, 16, 20, 24	1, 2, 3, 4, 5, 6, 8, 10, 12, 16	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	3	4	2	1	1	8 to 12	12	0 to 3	See Note 4
	$15 \times f_{\text{OUT}}$	3, 6, 12	3, 6, 12	3, 6		4	4	3	2	0	8 to 12	12	0 to 3	See Note 4
8	60 × four	6, 12, 24, 48	6, 12, 24, 48	6.12.24		2	8	6	1	0	8 to 12	12	0 to 3	See
•	0011001	o, 12, 21, 10	o, 12, 21, 10	o, 12, 21		_	5		-	Ŷ	0.0012		0.000	Note 4
	$30 \times f_{OUT}$	6, 12, 24	6, 12, 24	6,12		4	8	3	1	0	8 to 12	12	0 to 3	See
	001			-										Note 4

¹内部クロック条件のために、特定のリンク・パラメータについては特定のデシメーション・レートだけがサポートされています。

² fADC_CLK は ADC のサンプル・レート、DCM はチップのデシメーション・レシオ、fOUT は出力サンプル・レート = fADC_CLK/DCM、SLR は

JESD204B シリアル・レーン・レートです。内部クロック分周器の条件に基づき、以下の式が満たされる必要があります。1.6875 Gbps ≤ SLR ≤ 15.5 Gbps、 SLR/40 ≤ fADC_CLK、 (20 × DCM × fOUT/SLR, DCM)の最小公倍数 ≤ 64。13500 Mbps < SLR ≤ 16000 Mbps の場合、レジスタ 0x056E を 0x30 に設定す

る必要があります。6750 Mbps ≤ SLR ≤ 13500 Mbps の場合、レジスタ 0x056E を 0x00 に設定する必要があります。3375 Mbps ≤ SLR < 6750 Mbps の場合、

レジスタ 0x056E を 0x10 に設定する必要があります。1687.5 Mbps ≤ SLR < 3375 Mbps の場合、レジスタ 0x056E を 0x50 に設定する必要があります。 ³ JESD204B のトランスポート層に関する説明を以下に示します。L はコンバータ・デバイスあたりのレーン数(レーン数/リンク)、M はコンバータ・デ バイスあたりの仮想コンバータ数(仮想コンバータ数/リンク)、F はフレームあたりのオクテット数、S は 1 個の仮想コンバータのフレーム・サイクル あたりの送信サンプル数、HD は高密度モード、N は仮想コンバータの分解能(ビット数)、N はサンプルあたりの合計ビット数(JESD204B のワード・ サイズ)、CS は変換サンプルあたりの制御ビット数、K はマルチフレームあたりのフレーム数です。

⁴4 で整除できる有効な K×Fの値だけがサポートされています。F=1 の場合は K=20、24、28、32。F=2 の場合は K=12、16、20、24、28、32。F=4 の 場合は K=8、12、16、20、24、28、32。F=8 の場合は K=4、8、12、16、20、24、28、32。F=16 の場合は K=4、8、12、16、20、24、28、32 です。

-タシート

AD9689

表 35. N' = 8 のときの JESD204B 出力構成¹

			Supported Decimation Rates											
No. of Virtual								JES	D204	B Trar	nsport La	iyer S	ettings_3	
Converters	0.11	Lane Rate =	Lane Rate =		Lane Rate =									
Supported	Serial	1.6875 Gbps	3.375 Gbps	Lane Rate =	13.5 Gbps									
(Same value as M)	Rate ²	3.375 Gbps	6.75 Gbps	13.5 Gbps to	16 Gbps	1	м	F	s	HD	N	N'	CS	к
1	10 × form	123456	1 2 3 4 5	1 2 3 4	1.2	1	1		1	0	7 to 8	8	0 to 1	See
	10//1001	8, 10, 12	6, 8	1, 2, 0, 1	-,-	-	•		-	0	1 10 0	0	0101	Note
			*											-4
1	$10 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6,	1, 2, 3, 4, 5,	1, 2, 3, 4	1,2	1	1	2	2	0	7 to 8	8	0 to 1	See
		8, 10, 12	6, 8											Note 4
1	$5 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	1	2	1	1	2	0	7 to 8	8	0 to 1	See
				1.0						0	-	0	A A	Note 4
1	$5 \times f_{OUT}$	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	1	2	I	2	4	0	7 to 8	8	0 to 1	See
1	5 v f	1221569	1 2 2 4	1.2	1	2	1	4	0	0	7 to 8	0	0 to 1	Note 4
1	J × IOUT	1, 2, 3, 4, 3, 0, 8	1, 2, 3, 4	1, 2	1	2	1	4	0	0	100	0	0101	Note 4
1	$2.5 \times f_{OUT}$	1, 2, 3, 4	1.2	1		4	1	1	4	0	7 to 8	8	0 to 1	See
-		-, _, _, .	-, -	-				-	-			-		Note 4
1	$2.5 \times f_{\text{OUT}}$	1, 2, 3, 4	1,2	1		4	1	2	8	0	7 to 8	8	0 to 1	See
														Note 4
2	$20 \times f_{\text{OUT}}$	2, 4, 5, 6, 8, 10,	1, 2, 3, 4, 5,	1, 2, 3, 4, 5, 6,	1, 2, 3, 4	1	2	2	1	0	7 to 8	8	0 to 1	See
		12, 15, 16, 20,	6, 8, 10, 12,	8										Note 4
2	10	24, 30	15, 16	1 0 0 4	1.0	2	2	1	1	0	7.0	0	0, 1	G
2	$10 \times I_{OUT}$	1, 2, 3, 4, 5, 6,	1, 2, 3, 4, 5,	1, 2, 3, 4	1, 2	2	2	1	1	0	/ to 8	8	0 to 1	See Note 4
2	$10 \times f_{mm}$	1 2 3 4 5 6	12345	1234	1.2	2	2	2	2	0	7 to 8	8	0 to 1	See
2	10 × 1001	8, 10, 12, 15, 16	6, 8	1, 2, 3, 4	1, 2	2	2	2	2	0	100	0	0101	Note 4
2	5×four	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1.2	1	4	2	1	2	0	7 to 8	8	0 to 1	See
-	0.001	-, _, _, , , , , , , , ,	-, _, _, .	-, _	-		_	-				-		Note 4
2	$5 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1,2	1	4	2	2	4	0	7 to 8	8	0 to 1	See
														Note 4
2	$5 \times f_{\text{OUT}}$	1, 2, 3, 4, 5, 6, 8	1, 2, 3, 4	1, 2	1	4	2	4	8	0	7 to 8	8	0 to 1	See
														Note 4

¹内部クロック条件のために、特定のリンク・パラメータについては特定のデシメーション・レートだけがサポートされています。

² fADC_CLK は ADC のサンプル・レート、DCM はチップのデシメーション・レシオ、fOUT は出力サンプル・レート = fADC_CLK/DCM、SLR は

JESD204B シリアル・レーン・レートです。内部クロック分周器の条件に基づき、以下の式が満たされる必要があります。1.6875 Gbps ≤ SLR ≤ 15.5 Gbps、 SLR/40 ≤ fADC_CLK、 (20 × DCM × fOUT/SLR, DCM)の最小公倍数 ≤ 64。13500 Mbps < SLR ≤ 16000 Mbps の場合、レジスタ 0x056E を 0x30 に設定す

る必要があります。6750 Mbps ≤ SLR ≤ 13500 Mbps の場合、レジスタ 0x056E を 0x00 に設定する必要があります。3375 Mbps ≤ SLR < 6750 Mbps の場合、 レジスタ 0x056E を 0x10 に設定する必要があります。1687.5 Mbps ≤ SLR ≤ 3375 Mbps の場合、レジスタ 0x056E を 0x50 に設定する必要があります。

³ JESD204B のトランスポート層に関する説明を以下に示します。Lはコンバータ・デバイスあたりのレーン数(レーン数/リンク)、Mはコンバータ・デ バイスあたりの仮想コンバータ数(仮想コンバータ数/リンク)、Fはフレームあたりのオクテット数、Sは1個の仮想コンバータのフレーム・サイクル あたりの送信サンプル数、HD は高密度モード、Nは仮想コンバータの分解能(ビット数)、N はサンプルあたりの合計ビット数(JESD204B のワード・ サイズ)、CS は変換サンプルあたりの制御ビット数、K はマルチフレームあたりのフレーム数です。

⁴4 で整除できる有効な K×Fの値だけがサポートされています。F=1 の場合は K=20、24、28、32。F=2 の場合は K=12、16、20、24、28、32。F=4 の 場合は K=8、12、16、20、24、28、32。F=8 の場合は K=4、8、12、16、20、24、28、32。F=16 の場合は K=4、8、12、16、20、24、28、32 です。

AD9689

例1-フル帯域幅モード



I = REAL COMPONENT Q = QUADRATURE COMPONENT DCM = DECIMATION C2R = COMPLEX TO REAL M_X = VIRTUAL CONVERTER X L_Y = LANE Y S_Z = SAMPLE Z INSIDE A JESD204B FRAME C = CONTROL BIT (OVERRANGE, AMONG OTHERS) T = TAIL BIT



AD9689 は、以下の構成で図 141 に示すようにセットアップします。

- 2.56 GSPS の 2 個の 14 ビット・コンバータ。
- フル帯域幅アプリケーション層モード。
- デシメーション・フィルタをバイパス。

JESD204B 出力の構成は次のとおりです。

- 2個の仮想コンバータが必要(表 33 を参照)
- 出力サンプル・レート (f_{OUT}) = 2560/1 = 2560 MSPS。

JESD204B をサポートする出力構成は以下のとおりです(表 33 を参照)。

- N'=16ビット。
- N = 14 ビット。
- L=8、M=2、F=1、またはL=8、M=2、F=2₀
- $OS = 0_{\circ}$
- $K = 32_{\circ}$
- 出力シリアル・レーン・レート = 12.8 Gbps/レーン
- PLL 制御レジスタ(レジスタ 0x056E)を 0x00 に設定。

このモードでは、以下の順番で AD9689 をセットアップします。

- レジスタ 0x0000 に 0x81 を書き込みます (SPI ソフト・リ セット)。
- 2. 5 ms ~ 10 ms 待機します。

5550-3 '

- レジスタ 0x0200 に 0x00 を書き込みます(フル帯域幅モード)。
- レジスタ 0x0201 に 0x00 を書き込みます(チップ・デシメーション・レシオ=1)。
- 5. レジスタ 0x0571 に 0x15 を書き込みます(JESD204B リンク を停止)。
- レジスタ 0x058B に 0x87 を書き込みます (スクランブリン グをイネーブル、L=8)。
- 7. レジスタ 0x058E に 0x01 を書き込みます(M=2)。
- 8. レジスタ 0x058C に 0x00 を書き込みます(F=1)。
- 9. レジスタ 0x056E に 0x00 を書き込みます(レーン・レート = 6.75 Gbps ~ 13.5 Gbps)。
- 10. レジスタ 0x0571 に 0x14 を書き込みます (JESD204B リン クを起動)。
- 11. 5 ms ~ 10 ms 待機します。
- 12. レジスタ 0x056F (PLL ステータス・レジスタ) を読み出し ます。
- 13. レジスタ 0x1228 に 0x4F を書き込みます。
- 14. レジスタ 0x1228 に 0x0F を書き込みます。
- 15. レジスタ 0x1222 に 0x00 を書き込みます。
- 16. レジスタ 0x1222 に 0x04 を書き込みます。
- 17. レジスタ 0x1222 に 0x00 を書き込みます。
- 18. レジスタ 0x1262 に 0x08 を書き込みます。
- 19. レジスタ 0x1262 に 0x00 を書き込みます。

例 2 - DDC オプション付きの ADC (2 個の ADC と 2 個の DDC)



 $\label{eq:component} \begin{array}{l} \mathsf{I} = \mathsf{REAL}\ \mathsf{COMPONENT} \\ \mathsf{Q} = \mathsf{QUADRATURE}\ \mathsf{COMPONENT} \\ \mathsf{DCM} = \mathsf{DECIMATION} \\ \mathsf{C2R} = \mathsf{COMPLEX}\ \mathsf{TO}\ \mathsf{REAL} \\ \mathsf{M}_X = \mathsf{VIRTUAL}\ \mathsf{CONVERTER}\ X \\ \mathsf{H}_Y = \mathsf{LANE}\ Y \\ \mathsf{S}_Z = \mathsf{SAMPLE}\ \mathsf{Z}\ \mathsf{INSIDE}\ \mathsf{A}\ \mathsf{JESD204B}\ \mathsf{FRAME} \\ \mathsf{C} = \mathsf{CONTROL}\ \mathsf{BIT}\ (\mathsf{OVER}\ \mathsf{RANGE}, \mathsf{AMONG}\ \mathsf{OTHERS}) \\ = \mathsf{TAIL}\ \mathsf{BT} \end{array}$

⊠ 142. 4 ADC + 2 DDC = - k (L = 2, M = 4, F = 2, S = 1)

この例は、AD9689のデジタル構成とレーン構成の柔軟性を示しています。サンプル・レートは 2.4576 GSPS ですが、受信デバイスの入出力速度性能に応じて、出力はすべて 2 本、4 本、または 8 本のレーンの組み合わせにまとめられます。

AD9689は、以下の構成で図 142 に示すようにセットアップされます。

- 2.4576 GSPS の 2 個の 14 ビット・コンバータ。
- 複素出力(I/Q)の2つのDDCアプリケーション層モード。
- チップ・デシメーション・レシオ=10。
- DDC デシメーション・レシオ = 10(表 33 を参照)。

JESD204B 出力の構成は次のとおりです。

- 4 個の仮想コンバータが必要(表 33 を参照)。
- 出力サンプル・レート (four) = 2457.6/10 = 245.76 MSPS。

JESD204B をサポートする出力構成は以下のとおりです(表 33 を参照)。

- N'=16 ビット。
- N = 14 ビット。
- L=2、M=4、F=4、またはL=4、M=4、F=2。
- $CS = 0_{\circ}$
- $K = 32_{\circ}$
- 出力シリアル・レート = 9.8304 Gbps/レーン (L = 2)、
 4.9152 Gbps/レーン (L=4)、または 2.4576 Gbps/レーン (L=
 8)。

L = 2 の場合は、PLL 制御レジスタ (レジスタ 0x056E) を 0x00 に設定。L = 4 の場合は、PLL 制御レジスタ (レジスタ 0x056E) を 0x10 に設定。L = 8 の場合は、PLL 制御レジスタ (レジスタ 0x056E) を 0x50 に設定。 このモードでは、以下の順番で AD9689 をセットアップします。

- レジスタ 0x0000 に 0x81 を書き込みます (SPI ソフト・リ セット)。
- 2. 5 ms ~ 10 ms 待機します。
- 3. レジスタ 0x0200 に 0x02 を書き込みます(2 DDC モード)。
- レジスタ 0x0201 に 0x06 を書き込みます(チップ・デシメー ション・レシオ=10)。
- レジスタ 0x0310 に 0x47 を書き込みます(6 dB ゲイン、レジスタ 0x0311 のビット [7:4] でデシメーション・レシオを設定)。
- レジスタ 0x0311 に 0x20 を書き込みます(デシメーション・レシオ 10、チャンネル A からの DDC0 入力)。
- レジスタ 0x0316 ~レジスタ 0x031B は DDC0 NCO のチュ ーニング・ワードです。
- レジスタ 0x0330 に 0x47 を書き込みます(6 dB ゲイン、レジスタ 0x0331 のビット [7:4] でデシメーション・レシオを設定)。
- レジスタ 0x0331 に 0x25 を書き込みます(デシメーション・レシオ 10、チャンネル B からの DDC1 入力)。
- レジスタ 0x0336 ~レジスタ 0x033B は DDC0 NCO のチュ ーニング・ワードです。
- 11. レジスタ 0x0571 に 0x15 を書き込みます(JESD204B リンク を停止)。
- レジスタ 0x058B に 0x81 を書き込みます (スクランブリン グをイネーブル、L=2)。
- 13. レジスタ 0x058E に 0x03 を書き込みます(M=4)。
- 14. レジスタ 0x058C に 0x03 を書き込みます(F=4)。
- 15. レジスタ 0x056E に 0x00 を書き込みます(レーン・レート = 6.75 Gbps ~ 13.5 Gbps)。
- レジスタ 0x0571 に 0x14 を書き込みます(JESD204B リン クを起動)。
- 17. 5 ms ~ 10 ms 待機します。
- レジスタ 0x056F (PLL ステータス・レジスタ)を読み出し ます。
- 19. レジスタ 0x1228 に 0x4F を書き込みます。
- 20. レジスタ 0x1228 に 0x0F を書き込みます。
- 21. レジスタ 0x1222 に 0x00 を書き込みます。
- 22. レジスタ 0x1222 に 0x04 を書き込みます。
- 23. レジスタ 0x1222 に 0x00 を書き込みます。
- 24. レジスタ 0x1262 に 0x08 を書き込みます。
- 25. レジスタ 0x1262 に 0x00 を書き込みます。

確定的遅延

JESD204B リンクの両端には、各システムに分散したさまざま なクロック領域が含まれています。1 つのクロック領域から別 のクロック領域へデータが渡されると、JESD204B リンクに複 数の原因による遅延が生じる可能性があります。これらの遅延 は、電源を入れ直すごとに、あるいはリンクのリセットごとに 再現性のない不規則な遅延を生じさせる元になります。 JESD204B 仕様のセクション 6 は、サブクラス 1 およびサブク ラス 2 として定義されているメカニズムに伴う確定的遅延の問 題を扱っています。

AD9689 は、JESD204B サブクラス0とサブクラス1の動作に対応 しています。レジスタ0x0590のビット [7:5] は AD9689のサブ クラス・モードを設定します。デフォルトはサブクラス1動作 モードです(レジスタ0x0590のビット5=1)。確定的遅延がシ ステムの条件でない場合は、サブクラス0動作が推奨されます。 SYSREF 信号は必要ありません。サブクラス0モードであって も、複数のAD9689 デバイスを互いに同期させる必要のあるア プリケーションでは、SYSREF 信号が必要になります。このト ピックについては、タイムスタンプ・モードのセクションを参 照してください。

サブクラス 0 動作

サブクラス 0 モードでの動作(レジスタ 0x0590 の ビット [7:5] = 0d) にマルチチップ同期に関する条件がない場合は、 SYSREF 入力を未接続のままにすることができます。このモード では、JESD204B のトランスミッタとレシーバーの JESD204B ク ロック同士の関係が一定しませんが、レシーバーがリンク内のレ ーンを取得してアラインする能力に影響を与えることはありませ ん。

サブクラス 1 動作

トランスポート層のセクションに示すように、JESD204B プロト コルは、データ・サンプルをオクテット、フレーム、およびマル チフレームに構成します。LMFC は、これらのマルチフレーム の開始時に同期します。サブクラス 1 動作では、図 143 に示す ように、1 リンク内の各デバイスまたは複数リンク内の各デバ イスに関し、SYSREF 信号を使用して LMFC を同期します (AD9689 内では、SYSREF は内部サンプル・デバイダも同期し ます)。JESD204B レシーバーは、マルチフレームの境界とバ ッファリングを使用して、レーン間(または複数デバイス間) の遅延が一定になるようにする他、電源のオン/オフやリン ク・リセットなどの場合も遅延値が変わらないようにします。

確定的遅延に関する条件

JESD204B サブクラス 1 システムで確定的遅延を実現するにあたっては、いくつかの重要な要素が必要になります。

- システム内での SYSREF± 信号の分配スキューは、そのシ ステムに求められる不確実性より小さくなければなりません。
- SYSREF±のセットアップおよびホールド時間に関する条件 は、システム内の各デバイスについて満たされる必要があ ります。
- すべてのレーン、リンク、デバイスにおける合計遅延変動 は、1 LMFC 以下でなければなりません(図 143 を参照)。 これには可変遅延と、システム内のレーンごと、リンクご と、およびデバイスごとの固定遅延の差が含まれます。



AD9689

確定的遅延レジスタの設定

ロジック・デバイス内の JESD204B レシーバーは、LMFC 境界 から始まるデータをバッファします。システム内の合計リンク 遅延が LMFC 周期の整数倍に近い場合は、電源を入れ直すごと に、レシーバー・バッファでのデータ到着時間が LMFC 境界に またがる可能性があります。この場合に遅延を確定的なものと するには、トランスミッタまたはレシーバーで LMFC の位相調 整を行う必要があります。通常、レシーバーの LMFC に対して は、受信バッファに対応するための調整が行われます。この調 整は、レジスタ 0x0578 のビット [4:0] を使い AD9689 内で行う ことも可能です。この調整は、Fパラメータ(レーンあたりの1 フレームのオクテット数)に応じ、フレーム・クロック単位で LMFC を遅らせます。F=1の場合は4の倍数に設定可能で(0、 4、8、…)、クロックは4フレームずつシフトします。F=2の 場合は2の倍数に設定可能で(0、2、4、…)、クロックは2フ レームずつシフトします。F をその他の値にすると、いずれの 場合もクロックは1フレームずつシフトします。図144は、リ ンク遅延が LMFC 境界に近い場合、AD9689 のローカル LMFC を調整してレシーバーへのデータ到着時間を遅らせられること を示しています。図 145 に、レシーバーの LMFC を遅らせて、 受信バッファのタイミングを合わせる方法を示します。詳しい 調整方法については、該当する JESD204B レシーバーのユーザ ー・ガイドを参照してください。

システムの合計遅延が LMFC 周期の整数倍に近くない場合や、 クロック・ソースの LMFC 位相に対して適切な調整が行われて いる場合は、やはり電源を入れ直すごとに遅延が変化する可能 性があります。設計上、AD9689 には電源投入ごとの変動を最小 限に抑えるための回路が組み込まれています。この場合ユーザ ーは、SYSREF セットアップ/ホールド・ステータス・ビット (レジスタ 0x0128) を読み出すことによって、SYSREF 信号の セットアップおよびホールド時間に関する条件が満たされてい ない可能性をチェックする必要があります。この機能は、 SYSREF±セットアップ/ホールド・ウィンドウのモニタのセク ションで詳しく説明します。

レジスタ 0x0128 の読出し結果がタイミングに関する問題の存在 を示している場合は、AD9689 内で行うことのできる調整がいく つかあります。SYSREF± 遷移選択ビット(レジスタ 0x0120 のビ ット 4)を使用して、アライメントに使われる SYSREF レベルを 変更することができます。また、CLK± エッジ選択ビット(レジ スタ 0x0120 のビット 3)を使って、SYSREF を取得するために 使用する CLK± のエッジを変更することも可能です。これらの オプションについては、ともに SYSREF 制御機能のセクション に説明されています。これらのいずれの方法でも受け入れ得るセ ットアップおよびホールド時間を実現できない場合は、SYSREF またはデバイス・クロック(CLK±)の位相、もしくはその両方 の位相を調整する必要があります。



マルチチップ同期

図 147 のフローチャートは、AD9689 のマルチチップ同期のための内部メカニズムを示しています。同期モード・ビット(レジスタ 0x01FF のビット 0) による決定に従って、マルチチップ同期を行なえるようにする方法は 2 つあります。これらの方法は、 それぞれ異なる形で SYSREF 信号を使用します。

ノーマル・モード

チップ同期モード・ビットのデフォルト設定は0で、これは通 常のチップ同期に合わせて AD9689 を構成します。JESD204B 規 格は、1 つのリンク内での遅延を確定的なものとするために、 SYSREF の使用についての仕様を規定しています。複数のコン バータとロジック・デバイスを持つシステムにこれと同じ構想 を適用した場合も、ノーマル・モードと呼ばれるマルチチップ 同期を実現できます(図 147 を参照)。フローチャートのプロ セスに従えば、AD9689 の構成設定を正しく行うことができます。 また、JESD204B レシーバーの構成設定を正しく行うには、ロ ジック・デバイスのユーザー IP ガイドを参照する必要もありま す。

タイムスタンプ・モード

AD9689 のすべてのフル帯域幅動作モードでは、サンプルへのタ イムスタンプのために SYSREF 入力を使用することもできます。 これは、複数のチャンネルと複数のデバイスの同期を実現する、 もう1つの方法です。この方法は、複数のデバイスを1つまた は複数のロジック・デバイスに同期させるときに、特に効果的 です。ロジック・デバイスはデータ・ストリームをバッファし、 タイムスタンプされたサンプルを識別して、それらをアライン します。同期モード・ビット (レジスタ 0x01FF のビット 0)を 1 に設定すると、複数チャンネルや複数デバイスの同期にタイ ムスタンプ法が使われます。 このモードでは、SYSREF がサンプル・デバイダと JESD204B クロッキングをリセットします。チップ同期モードを 1 に設定 すると、クロックはリセットされません。代わりに、一致する サンプルの JESD204B 制御ビットを使って、そのサンプルがタイ ムスタンプされます。タイムスタンプ・モードでの動作には、 以下の設定を追加で行う必要があります。

AD9689

- 連続またはNショット SYSREF をイネーブルする必要があります(レジスタ 0x0120 のビット [2:1] = 1d または 2d)。
- 少なくとも1個の制御ビットをイネーブルする必要があります(レジスタ 0x058Fのビット [7:6] = 1d、2d、または3d)。
- 制御ビット中の1個の機能を SYSREF に設定します。制御 ビット0を使う場合はレジスタ 0x0559 のビット [3:0] = 5d、制御ビット1を使う場合はレジスタ 0x0559 のビット [7:4] = 5d、制御ビット2を使う場合はレジスタ 0x055A のビット [3:0] = 5d。

図 146 に、SYSREF に一致する入力サンプルをタイムスタンプ して、最終的に ADC から出力する方法を示します。この例で は 2 個の制御ビットがあります。制御ビット 0 は、どのサンプ ルが SYSREF の立上がりエッジと一致していたかを示すビット です。各チャンネルのパイプライン遅延は同じです。必要な場 合は、SYSREF± タイムスタンプ遅延レジスタ (レジスタ 0x0123)を使って、サンプルをタイムスタンプするタイミング を調整することができます。

デシメーションを使用する AD9689 の動作モードでは、タイム スタンピングはサポートされていません。





図 147. SYSREF 取得シナリオとマルチチップ同期

AD9689

SYSREF 入力

SYSREF 入力信号は、確定的遅延およびマルチチップ同期を実 現するための高精度システム・リファレンスとして使用します。 AD9689には、シングル・ショット入力信号または周期的入力信 号を使用できます。SYSREF± モード選択ビット(レジス タ 0x0120 のビット [2:1]) は入力信号タイプを選択し、 SYSREF ステート・マシンが設定されている場合は、その動作 も制御します。シングル・ショット・モード(または N ショッ ト・モード)の場合(レジスタ0x0120のビット[2:1]=2d)、 該当する SYSREF 遷移が検出されると、SYSREF± モード選択 ビットは自動的にクリアされます。パルス幅は、少なくとも2 CLK± 周期分の幅がなければなりません。クロック分周器(レ ジスタ 0x010B のビット [3:0]) が 1 分周以外の値に設定され ている場合は、この最小パルス幅条件に分周比を乗じます(つ まり、8 分周に設定されている場合、最小パルス幅は 16 CLK± サイクル)。連続 SYSREF 信号を使用する場合は(レジスタ 0x0120 のビット [2:1] = 1d) 、SYSREF 信号の周期を LMFC の 整数倍とする必要があります。LMFC は以下の式を使って求め ることができます。

 $LMFC = ADC \ \mathcal{D} \square \mathcal{D} / (S \times K)$

ここで、

S はコンバータあたりのサンプル数を表す JESD204B パラメータ、 K はマルチフレームのフレーム数です。

ノーマル同期モード(レジスタ 0x01FF のビット0=0)の場合、 入力クロック分周器、DDC、信号モニタ・ブロック、および JESD204B リンクは、すべて SYSREF±入力を使って同期されます。 SYSREF±入力は、システム内の複数の AD9689 デバイスを同期 するメカニズムを提供するために、ADC サンプルへのタイムス タンプにも使用できます。最高レベルのタイミング精度を実現 するには、SYSREF±が、CLK±入力を基準とするセットアップ およびホールド条件を満たしていなければなりません。AD9689 は、これらの条件を満たすために使用できる機能をいくつか備 えています。これらの機能についての説明は、SYSREF 制御機 能のセクションに記載されています。

SYSREF 制御機能

SYSREF は、入力クロック(CLK)とともにソース同期タイミ ング・インターフェースの一部として使われ、入力クロック基 準で -65 ps と 95 ps というセットアップおよびホールド条件を 満たすこと求められます(図 148 を参照)。AD9689 は、これら の条件を満たす上で有効な機能を複数備えています。第一に、 SYSREF サンプル・イベントは、同期されたローからハイへの 遷移、またはハイからローへの遷移として定義できます。第二 に、AD9689 では、入力クロックの立上がりエッジまたは立下が りエッジのどちらかを使って SYSREF 信号をサンプリングする ことができます。考え得るすべての組み合わせを、図 148、図 149、図 150、および図 151 に示します。

SYSREF に関連して使用できる第三の機能は、プログラム可能 な数(最大 16)の SYSREF イベントを無視できることです。 AD9689 は、N 個の SYSREF イベントを無視することができま す(この SYSREF 無視機能は SYSREF±モード選択ビット(レ ジスタ 0x0120 のビット [2:1])を 2b10 に設定することによっ てイネーブルします)。これは N ショット・モードと呼ばれま す。この機能は、スタートアップ後にセトリング時間を必要と する周期的 SYSREF 信号を扱うのに適しています。システム内 のクロックが安定するまで SYSREF を無視することで、低精度 の SYSREF トリガを避けることができます。図 152 に、3 個の SYSREF イベントを無視する場合の SYSREF 無視機能の例を示 します。



立上がりエッジ・クロックを使用するローからハイへの SYSREF 遷移(デフォルト)



レジスタ 0x0120 のビット 3 = 1'b1)



連続 SYSREF モードの場合(レジスタ 0x0120 のビット [2:1] = 1)、AD9689 は、内部 LMFC と比較して SYSREF 立上がりエッ ジの配置をモニタします。LMFC にアラインされたクロック・ エッジと異なるクロック・エッジで SYSREFF 信号が取得され た場合、AD9689 はリンクの再同期を開始します。AD9689 の入 カクロック・レートは最大 4 GHz とすることができるので、 AD9689 には、正確なサイクルでの取得が望めないような周期的 SYSREF 信号や取得する必要がないような周期的 SYSREF 信号 への対応を可能にする、もう 1 つの SYSREF 関連機能が備わっ ています。このようなシナリオのために、AD9689 にはプログラ ム可能な SYSREF スキュー・ウィンドウがあり、SYSREF がス キュー・ウィンドウ外になった場合を除いて、内部分周器の動 作を妨げないようにすることができます。SYSREF スキュー・ ウィンドウの分解能は、サンプル・クロック・サイクルで設定 されます。

-タシート

SYSREF の負のスキュー・ウィンドウも正のスキュー・ウィン ドウも1の場合、合計スキュー・ウィンドウは±1サンプル・ク ロック・サイクルです。これは、LMFC にアラインされたクロ ックの±1 サンプル・クロック・サイクル以内で SYSREF が取得 される限り、リンクは正常に動作を続けるということを意味し ます。SYSREF と LMFC の間にミスアライメントを生じさせ得 るようなジッタが SYSREF にある場合、この機能を使用すれば、 システムは同期なしで動作を続けることができますが、その場 合でも、デバイスはジッタ以外の原因で生じる大きなエラーを モニタすることができます。AD9689の場合、正と負のスキュ ー・ウィンドウは、SYSREF ウィンドウ負ビット(レジスタ 0x0122 のビット [3:2]) と SYSREF ウィンドウ正ビット (レジ スタ 0x0122 のビット [1:0])によって制御されます。図 153 に、 内部分周器の位相 0 を基準としたスキュー・ウィンドウ設定の位 置に関する情報を示します。負のスキューは内部分周器が位相0 に達する前に発生するものとして定義され、正のスキューは内 部分周器が位相 0 に達した後に発生するものとして定義されま す。

AD9689

SYSREF± セットアップ/ホールド・ウィンドウ のモニタ

AD9689 は、有効な SYSREF 信号を取得できるようにするため に、SYSREF± セットアップ/ホールド・ウィンドウ・モニタを 備えています。この機能は、メモリ・マップを通じてインター フェース上でのセットアップ/ホールドのマージン量をリード バックすることによって、システム設計者が CLK± 信号を基準 に SYSREF± 信号の位置を決定することを可能にします。図 154 と図 155 に、SYSREF± の異なる位相に対するセットアップおよ びホールドのステータス値を示します。 セットアップ・ディテクタは CLK± エッジ前の SYSREF±信号の ステータスを返し、ホールド・ディテクタは CLK± エッジ後の SYSREF± 信号のステータスを返します。レジスタ 0x0128 は SYSREF± のステータスを保存し、ADC が SYSREF± 信号を取得 しているかどうかをユーザーに示します。

表 36 に、レジスタ 0x0128 の内容の説明と、その意味を示します。





表 36. SYSREF± セットアップ/ホールド・モニタ、レジスタ 0x0128

Register 0x0128, Bits[7:4] Hold Status	Register 0x0128, Bits[3:0] Setup Status	Description
0x0	0x0 to 0x7	セットアップ・エラーの可能性。この数値が小さいほど、セットアップ・マージンも
		小さくなります。
0x0 to 0x8	0x8	セットアップ・エラーもホールド・エラーもなし(最良ホールド・マージン)。
0x8	0x9 to 0xF	セットアップ・エラーもホールド・エラーもなし(最良セットアップおよびホール
		ド・マージン)。
0x8	0x0	セットアップ・エラーもホールド・エラーもなし(最良セットアップ・マージン)。
0x9 to 0xF	0x0	ホールド・エラーの可能性。この数値が大きいほど、ホールド・マージンは小さくな
		ります。
0x0	0x0	セットアップ・エラーまたはホールド・エラーの可能性。

遅延

エンド TO エンドの合計遅延

AD9689 内の遅延は、チップのアプリケーション・モードと JESD204B 構成に依存します。これらのパラメータの定められ た組合せでは、どの組合せでも遅延は確定的なものになります が、この確定的遅延の値は、遅延計算例のセクションに示す説 明に従って計算する必要があります。

表 37 に、AD9689 がサポートする各種チップ・アプリケーショ ン・モードについて、ADC と デジタル・シグナル・プロセッ サ (DSP) を通じた合計遅延を示します。表 38 は、M/L 比に基 づき、各アプリケーション・モードでの JESD204B ブロックに よる遅延を示したものです。表 37 も表 38 も遅延は代表値で示 されており、単位はエンコード・クロックです。JESD204B ブ ロックによる遅延は、出力データのタイプ(実数または複素 数)には依存しません。したがって、表 38 にデータ・タイプは 含まれていません。

合計遅延を決定するには、表 37 から該当する ADC + DSP 遅延 を選択して、それを表 38 内の該当する JESD204B 遅延に加算し ます。以下に計算例を示します。

遅延計算例

構成例1は次のとおりです。

- ADC アプリケーション・モード=フル帯域幅
- 実数出力
- L=8, M=2, F=1, S=2 (JESD204B ± 1)
- $20 \times (M/L) = 5$
- 遅延=31+44=75エンコード・クロック

構成例2は次のとおりです。

- ADC アプリケーション・モード = DCM4
- 複素出力
- L=4, M=2, F=1, S=1 (JESD204B $\not\in$ \neg)
- $20 \times (M/L) = 10$
- 遅延=162+88=250エンコード・クロック

LMFC 基準遅延

FPGA ベンダーによっては、適切な確定的遅延調整を行うため に、LMFC 基準遅延の確認が必要になる場合があります。この ような場合は、LMFC へのアナログ入力および LMFC からのデ ータ出力の遅延値に、表 37 と表 38 の遅延値を使用します。

表 37. ADC + DSP ブロックでの遅延(サンプル・クロック数)¹

Chip Application Mode	Enabled Filters	ADC + DSP Latency
Full Bandwidth	Not applicable	31
DCM1 (Real)	HB1	90
DCM2 (Complex)	HB1	90
DCM3 (Complex)	TB1	102
DCM2 (Real)	HB2 + HB1	162
DCM4 (Complex)	HB2 + HB1	162
DCM3 (Real)	TB2 + HB1	212
DCM6 (Complex)	TB2 + HB1	212
DCM4 (Real)	HB3 + HB2 + HB1	292
DCM8 (Complex)	HB3 + HB2 + HB1	292
DCM5 (Real)	FB2 + HB1	380
DCM10 (Complex)	FB2 + HB1	380
DCM6 (Real)	TB2 + HB2 + HB1	424
DCM12 (Complex)	TB2 + HB2 + HB1	424
DCM15 (Real)	FB2 + TB1	500
DCM8 (Real)	HB4 + HB3 + HB2 + HB1	552
DCM16 (Complex)	HB4 + HB3 + HB2 + HB1	552
DCM10 (Real)	FB2 + HB2 + HB1	694
DCM20 (Complex)	FB2 + HB2 + HB1	694
DCM12 (Real)	TB2 + HB3 + HB2 + HB1	814
DCM24 (Complex)	TB2 + HB3 + HB2 + HB1	814
DCM30 (Complex)	HB2 + FB2 + TB1	836
DCM20 (Real)	FB2 + HB3 + HB2 + HB1	1420
DCM40 (Complex)	FB2 + HB3 + HB2 + HB1	1420
DCM24 (Real)	TB2 + HB4 + HB3 + HB2 + HB1	1594
DCM48 (Complex)	TB2 + HB4 + HB3 + HB2 + HB1	1594

¹DCMx はデシメーション・レシオを示します。

AD9689

表 38. JESD204B ブロックでの遅延(サンプル・クロック数)¹

	M/L Ratio ²								
Chip Application Mode	0.125	0.25	0.5	1	2	4	8		
Full Bandwidth	82	44	25	14	7	9	3		
DCM1	82	44	25	14	7	N/A	N/A		
DCM2	160	84	46	27	14	7	N/A		
DCM3	237	124	67	39	21	11	N/A		
DCM4	315	164	88	50	27	14	9		
DCM5	N/A	203 ³	109 ³	62 ³	43 ³	N/A	N/A		
DCM6	N/A	243	130	73	39	21	14		
DCM8	N/A	323	172	96	50	27	18		
DCM10	N/A	N/A	213	119	62	33	22		
DCM12	N/A	N/A	255	142	73	39	27		
DCM15	N/A	N/A	318 ⁴	176 ⁴	90 ⁴	47 ⁴	33 ⁴		
DCM16	N/A	N/A	339 ⁴	188 ⁴	96 ⁴	50^{4}	35 ⁴		
DCM20	N/A	N/A	N/A	233	119	62	43		
DCM24	N/A	N/A	N/A	279	142	73	51		
DCM30	N/A	N/A	N/A	348 ⁴	176 ⁴	90 ⁴	62 ⁴		
DCM40	N/A	N/A	N/A	N/A	233 ⁴	119 ⁴	82 ⁴		
DCM48	N/A	N/A	N/A	N/A	279^4	1424	97 ⁴		

「N/A は該当なしを意味し、リストされた M/L 比ではそのアプリケーション・モードがサポートされていないことを示します。

² M/L 比は、その構成におけるコンバータ数をレーン数で除した値です。

³リストされた M/L 比におけるアプリケーション・モードは、実数出力モードでのみサポートされています。
 ⁴リストされた M/L 比におけるアプリケーション・モードは、複素出力モードでのみサポートされています。

AD9689

テスト・モード ADC テスト・モード

AD9689 は、システム・レベルの実装を補助するさまざまなテス ト・オプションを備えています。AD9689 には、レジスタ 0x0550 で設定できる ADC テスト・モードがあります。これら のテスト・モードを表 39 に示します。出力テスト・モードをイ ネーブルすると、ADC のアナログ部分がデジタル・バックエン ド・ブロックから遮断されて、出力フォーマット・ブロックを通 じてテスト・パターンが実行されます。これらのテスト・パター ンには、出力のフォーマッティングが必要なものと必要ないも のがあります。疑似乱数 (PN) シーケンス・テストの PN ジェ ネレータは、レジスタ 0x0550 のビット4 またはビット5 を設定 することによってリセットできます。これらのテストは、アナ ログ信号の有無にかかわらず実行できますが(アナログ信号が 存在する場合は無視されます)、エンコーダ・クロックが必要 です。 アプリケーションの動作モードが DDC モードを選択するよう に設定されている場合、各 DDC をイネーブルにするには、テ スト・モードをイネーブルする必要があります。どの DDC を テストするかに応じて、テスト・パターンは、レジスタ 0x0327、 レジスタ 0x0347、およびレジスタ 0x0367 のビット 2 とビット 0 を介してイネーブルすることができます。(I) データはチャンネ ル A 用に選択されたテスト・パターンを使用し、(Q) データは チャンネル B 用に選択されたテスト・パターンを使用します。 DDC3 に限り、(I) データはチャンネル A からのテストを使用し、 (Q) データはテスト・パターンを出力しません。レジス タ 0x0387 のビット 0 は、(I) データにチャンネル A のテスト・ パターンを使用するよう選択します。詳細については、アプリ ケーション・ノート AN-877 を参照してください。



表 39. ADC テスト・モード

Output Test Mode			Default/	
Bit Sequence	Pattern Name	Expression	Seed Value	Sample (N, N + 1, N + 2,)
0000	Off (default)	Not applicable	Not applicable	Not applicable
0001	Midscale short	0000 0000 0000	Not applicable	Not applicable
0010	Positive full-scale short	01 1111 1111 1111	Not applicable	Not applicable
0011	Negative full-scale short	10 0000 0000 0000	Not applicable	Not applicable
0100	Checkerboard	10 1010 1010 1010	Not applicable	0x1555, 0x2AAA, 0x1555, 0x2AAA, 0x1555
0101	PN sequence long	$x^{23} + x^{18} + 1$	0x3AFF	0x3FD7, 0x0002, 0x26E0, 0x0A3D, 0x1CA6
0110	PN sequence short	$x^9 + x^5 + 1$	0x0092	0x125B, 0x3C9A, 0x2660, 0x0c65, 0x0697
0111	One-/zero-word toggle	11 1111 1111 1111	Not applicable	0x0000, 0x3FFF, 0x0000, 0x3FFF, 0x0000
1000	User input	Register 0x0551 to Register 0x0558	Not applicable	User Pattern 1[15:2], User Pattern 2[15:2], User Pattern 3[15:2], User Pattern 4[15:2], User Pattern 1[15:2] for repeat mode User Pattern 1[15:2], User Pattern 2[15:2], User Pattern 3[15:2], User Pattern 4[15:2], 0x0000 for single mode
1111	Ramp output	$(x) \% 2^{14}$	Not applicable	$(x) \% 2^{14}, (x+1) \% 2^{14}, (x+2) \% 2^{14}, (x+3) \% 2^{14}$

AD9689

JESD204B ブロック・テスト・モード

ADC パイプライン・テスト・モードに加えて、AD9689 は JESD204B ブロック内にも柔軟なテスト・モードを備えていま す。これらのテスト・モードは、レジスタ 0x0573 とレジスタ 0x0574 にリストされています。これらのテスト・パターンは、 出力データパスに沿ったさまざまなポイントで挿入できます。 これらのテスト挿入ポイントを図 156 に示します。また、 JESD204B ブロックで使用できるさまざまなテスト・モードを 表 40 に示します。AD9689 では、テスト・モード (レジス タ 0x0573 \neq 0x00) からノーマル・モード (レジスタ 0x0573 = 0x00) への遷移に SPI のソフト・リセットが必要です。これは、 レジスタ 0x0000 に 0x81 を書き込むことによって行います (自 動クリア)。

トランスポート層サンプル・テスト・モード

トランスポート層サンプルは、JEDEC JESD204B 仕様の 5.1.6.3 項に従って AD9689 内に実装されています。これらのテストは、

表 40. JESD204B インターフェース・テスト・モード

レジスタ 0x0571 のビット 5 に示されています。テスト・パターンは、ADC からの未加工サンプルと等価です。

インターフェース・テスト・モード

インターフェース・テスト・モードは、レジスタ 0x0573 のビット [3:0] で記述されています。これらのテスト・モードの説明は 表 40 にも示されています。インターフェース・テストは、デー タに沿ったさまざまなポイントで挿入できます。テスト挿入ポ イントの詳細については、図 156 を参照してください。レジス タ 0x0573 のビット [5:4] は、これらのテストをどこで挿入す るかを示します。

表 41、表 42、表 43 に、JESD204B サンプル入力、物理層 10 ビッ ト入力、およびスクランブラ 8 ビット入力で挿入する場合のテス ト・モードの例を示します。表 41 ~ 表 43 内の UPx は、ユーザ ー・レジスタ・マップのユーザー・パターン制御ビットを表わし ます。

Output Test Mode Bit Sequence	Pattern Name	Expression	Default
0000	Off (default)	Not applicable	Not applicable
0001	Alternating checker board	0x5555, 0xAAAA, 0x5555,	Not applicable
0010	1/0 word toggle	0x0000, 0xFFFF, 0x0000,	Not applicable
0011	31-bit PN sequence	$x^{31} + x^{28} + 1$	0x0003AFFF
0100	23-bit PN sequence	$x^{23} + x^{18} + 1$	0x003AFF
0101	15-bit PN sequence	$x^{15} + x^{14} + 1$	0x03AF
0110	9-bit PN sequence	$x^9 + x^5 + 1$	0x092
0111	7-bit PN sequence	$x^7 + x^6 + 1$	0x07
1000	Ramp output	$(x) \% 2^{16}$	Ramp size depends on test insertion point
1110	Continuous/repeat user test	Register 0x0551 to Register 0x0558	User Pattern 1 to User Pattern 4, then repeat
1111	Single user test	Register 0x0551 to Register 0x0558	User Pattern 1 to User Pattern 4, then zeros

Frame	Converter	Sample	Alternating	1/0 Word					
Number	Number	Number	Checkerboard	Toggle	Ramp	PN9	PN23	User Repeat	User Single
0	0	0	0x5555	0x0000	(x) % 2 ¹⁶	0x496F	0xFF5C	UP1[15:0]	UP1[15:0]
0	0	1	0x5555	0x0000	(x) % 2 ¹⁶	0x496F	0xFF5C	UP1[15:0]	UP1[15:0]
0	1	0	0x5555	0x0000	(x) % 2 ¹⁶	0x496F	0xFF5C	UP1[15:0]	UP1[15:0]
0	1	1	0x5555	0x0000	(x) % 2 ¹⁶	0x496F	0xFF5C	UP1[15:0]	UP1[15:0]
1	0	0	0xAAAA	0xFFFF	$(x+1) \% 2^{16}$	0xC9A9	0x0029	UP2[15:0]	UP2[15:0]
1	0	1	0xAAAA	0xFFFF	(x +1) % 2 ¹⁶	0xC9A9	0x0029	UP2[15:0]	UP2[15:0]
1	1	0	0xAAAA	0xFFFF	$(x+1) \% 2^{16}$	0xC9A9	0x0029	UP2[15:0]	UP2[15:0]
1	1	1	0xAAAA	0xFFFF	$(x+1) \% 2^{16}$	0xC9A9	0x0029	UP2[15:0]	UP2[15:0]
2	0	0	0x5555	0x0000	(x +2) % 2 ¹⁶	0x980C	0xB80A	UP3[15:0]	UP3[15:0]
2	0	1	0x5555	0x0000	(x +2) % 2 ¹⁶	0x980C	0xB80A	UP3[15:0]	UP3[15:0]
2	1	0	0x5555	0x0000	(x +2) % 2 ¹⁶	0x980C	0xB80A	UP3[15:0]	UP3[15:0]
2	1	1	0x5555	0x0000	(x +2) % 2 ¹⁶	0x980C	0xB80A	UP3[15:0]	UP3[15:0]
3	0	0	0xAAAA	0xFFFF	(x +3) % 2 ¹⁶	0x651A	0x3D72	UP4[15:0]	UP4[15:0]
3	0	1	0xAAAA	0xFFFF	(x +3) % 2 ¹⁶	0x651A	0x3D72	UP4[15:0]	UP4[15:0]
3	1	0	0xAAAA	0xFFFF	(x +3) % 2 ¹⁶	0x651A	0x3D72	UP4[15:0]	UP4[15:0]
3	1	1	0xAAAA	0xFFFF	(x +3) % 2 ¹⁶	0x651A	0x3D72	UP4[15:0]	UP4[15:0]
4	0	0	0x5555	0x0000	(x +4) % 2 ¹⁶	0x5FD1	0x9B26	UP1[15:0]	0x0000
4	0	1	0x5555	0x0000	(x +4) % 2 ¹⁶	0x5FD1	0x9B26	UP1[15:0]	0x0000
4	1	0	0x5555	0x0000	(x +4) % 2 ¹⁶	0x5FD1	0x9B26	UP1[15:0]	0x0000
4	1	1	0x5555	0x0000	(x +4) % 2 ¹⁶	0x5FD1	0x9B26	UP1[15:0]	0x0000

10-Bit Symbol Number	Alternating Checkerboard	1/0 Word Toggle	Ramp	PN9	PN23	User Repeat	User Single
0	0x155	0x000	$(x) \% 2^{10}$	0x125	0x3FD	UP1[15:6]	UP1[15:6]
1	0x2AA	0x3FF	$(x + 1) \% 2^{10}$	0x2FC	0x1C0	UP2[15:6]	UP2[15:6]
2	0x155	0x000	$(x + 2) \% 2^{10}$	0x26A	0x00A	UP3[15:6]	UP3[15:6]
3	0x2AA	0x3FF	$(x + 3) \% 2^{10}$	0x198	0x1B8	UP4[15:6]	UP4[15:6]
4	0x155	0x000	$(x + 4) \% 2^{10}$	0x031	0x028	UP1[15:6]	0x000
5	0x2AA	0x3FF	$(x + 5) \% 2^{10}$	0x251	0x3D7	UP2[15:6]	0x000
6	0x155	0x000	$(x + 6) \% 2^{10}$	0x297	0x0A6	UP3[15:6]	0x000
7	0x2AA	0x3FF	$(x + 7) \% 2^{10}$	0x3D1	0x326	UP4[15:6]	0x000
8	0x155	0x000	$(x + 8) \% 2^{10}$	0x18E	0x10F	UP1[15:6]	0x000
9	0x2AA	0x3FF	$(x + 9) \% 2^{10}$	0x2CB	0x3FD	UP2[15:6]	0x000
10	0x155	0x000	$(x + 10) \% 2^{10}$	0x0F1	0x31E	UP3[15:6]	0x000
11	0x2AA	0x3FF	$(x + 11) \% 2^{10}$	0x3DD	0x008	UP4[15:6]	0x000

表 42. 物理層 10 ビット入力(レジスタ 0x0573 のビット [5:4] = 2'b01)

表 43. スクランブラ 8 ビット入力(レジスタ 0x0573 のビット [5:4] = 'b10)

8-Bit Octet Number	Alternating Checkerboard	1/0 Word Toggle	Ramp	PN9	PN23	User Repeat	User Single
0	0x55	0x00	(x) % 2 ⁸	0x49	0xFF	UP1[15:9]	UP1[15:9]
1	0xAA	0xFF	$(x + 1) \% 2^8$	0x6F	0x5C	UP2[15:9]	UP2[15:9]
2	0x55	0x00	$(x + 2) \% 2^8$	0xC9	0x00	UP3[15:9]	UP3[15:9]
3	0xAA	0xFF	$(x + 3) \% 2^8$	0xA9	0x29	UP4[15:9]	UP4[15:9]
4	0x55	0x00	$(x + 4) \% 2^8$	0x98	0xB8	UP1[15:9]	0x00
5	0xAA	0xFF	$(x + 5) \% 2^8$	0x0C	0x0A	UP2[15:9]	0x00
6	0x55	0x00	$(x + 6) \% 2^8$	0x65	0x3D	UP3[15:9]	0x00
7	0xAA	0xFF	$(x + 7) \% 2^8$	0x1A	0x72	UP4[15:9]	0x00
8	0x55	0x00	$(x + 8) \% 2^8$	0x5F	0x9B	UP1[15:9]	0x00
9	0xAA	0xFF	$(x + 9) \% 2^8$	0xD1	0x26	UP2[15:9]	0x00
10	0x55	0x00	$(x + 10) \% 2^8$	0x63	0x43	UP3[15:9]	0x00
11	0xAA	0xFF	$(x + 11) \% 2^8$	0xAC	0xFF	UP4[15:9]	0x00

データ・リンク層テスト・モード

データ・リンク層テスト・モードは、JEDEC JESD204B 仕様の 5.3.3.8.2 項に従って AD9689 内に実装されています。これらの テストは、レジスタ 0x0574 のビット [2:0] で実行されます。 このポイントで挿入されるテスト・パターンは、データ・リン ク層の機能確認に有効です。データ・リンク層テスト・モード をイネーブルする場合は、レジスタ 0x0572 に 0xC0 を書き込む ことによって、SYNCINB±をディスエーブルしてください。

AD9689

シリアル・ポート・インターフェース

AD9689 の SPI を使用すると、ADC 内部にある構造化されたレ ジスタ空間を使用して、特定の機能や動作に合わせてコンバー タを構成することができます。SPI は、アプリケーションに応 じて、追加的な柔軟性とカスタマイズ能力をユーザーに提供し ます。アドレスにはシリアル・ポートを介してアクセスし、書 込みや読出しを行うことができます。メモリはバイト単位で構 成され、さらにいくつかのフィールドに分割することができま す。これらのフィールドについては、メモリ・マップのセクシ ョンに記述されています。動作の詳細については、Serial Control Interface Standard (Rev. 1.0) を参照してください。

SPI を使用する構成設定

AD9689 ADC の SPI を定義するピンは、SCLK ピン、SDIO ピン、 CSB ピンの 3 つです(表 44 を参照)。SCLK(シリアル・クロ ック) ピンは、ADC との間でやりとりするデータの読出しと書 込みを同期します。SDIO(シリアル・データ入出力) ピンは 2 つの機能を兼ね備えたピンで、内部 ADC メモリ・マップ・レジ スタからのデータの送信と読出しに使用します。CSB(チッ プ・セレクト) ピンはアクティブ・ローの制御信号で、読出し サイクルと書込みサイクルのイネーブルとディスエーブルを行 います。

表 44. SPI ピン

Pin	Function
SCLK	シリアル・クロック。シリアル・インターフェース、読出
	し、および書込みの同期に使用するシリアル・シフト・ク ロック入力。
SDIO	シリアル・データ入力/出力。2 つの機能を兼ね備えたピ
	ンで、一般に、送信される命令とタイミング・フレーム内
	の相対的位置に応じて、入力または出力として機能しま
	す。
CSB	チップ・セレクト・バー。読出しおよび書込みサイクルを
	ゲーティングするアクティブ・ローの制御信号。

CSB の立下がりエッジと SCLK の立上がりエッジの関係によって、フレーミングの開始を決定します。シリアル・タイミングの例とその定義は、図4と表5に示されています。

CSB ピンに関するその他のモードも使用可能です。CSB ピンは ローに保持したままにすることができ、その間デバイスはイネ ーブル状態に維持されます。これはストリーミングと呼ばれま す。CSB は複数のバイト間でハイを保持して、外部タイミング を追加することができます。CSB をハイに接続すると、SPI 機 能が高インピーダンス・モードに置かれます。このモードは SPI の2つ目の機能をオンにします。 すべてのデータは、8ビット・ワードで構成されます。シリア ル・データの個々のバイトの最初のビットは、読出しコマンド と書込みコマンドのどちらが送られたのかを示し、これによっ て SDIO ピンは入力から出力へ方向を変えることができます。

ワード長に加えて、検査フェーズはシリアル・フレームが読出 し動作か書込み動作かを決定して、チップのプログラムとオン チップ・メモリの内容読出しの両方にシリアル・ポートを使用 できるようにします。命令がリードバック動作の場合は、リー ドバックを実行すると、SDIO ピンが、シリアル・フレーム内の 適当な位置で入力から出力へ方向を変えます。

データは、MSB ファースト・モードまたは LSB ファースト・ モードで送信できます。MSB ファーストはパワーアップ時のデ フォルトですが、SPI ポート構成レジスタを介して変更できま す。この機能および他の機能の詳細については、Serial Control Interface Standard (Rev. 1.0) を参照してください。

ハードウェア・インターフェース

表 44 に示すピンは、ユーザー・プログラミング・デバイスと AD9689 のシリアル・ポート間の物理的インターフェースを構成 します。SCLK ピンと CSB ピンは、SPI インターフェース使用 時の入力として機能します。SDIO ピンは双方向で、書込み時に は入力として、読出し時には出力として機能します。

SPI インターフェースは十分な柔軟性を備えており、FPGA また はマイクロコントローラによって制御することができます。ア プリケーション・ノート AN-812 には、SPI の構成方法の1つが 詳しく示されています。

コンバータの完全な動的性能が必要な区間では、SPI ポートを アクティブにしないでください。一般に、SCLK 信号、CSB 信 号、SDIO 信号は ADC クロックに同期していないため、これら の信号からのノイズによってコンバータの性能が低下すること があります。内蔵 SPI バスを他のデバイスに使用する場合は、 このバスと AD9689 の間にバッファを設けて、重要なサンプリ ング期間にコンバータ入力でこれらの信号が変化するのを防止 する必要があります。

SPI からアクセスできる機能

表 45 に、SPI を介してアクセスできる一般的な機能の概要を示 します。これの機能については、Serial Control Interface Standard (Rev. 1.0)に詳細が示されています。AD9689 デバイスの具体的機 能については、メモリ・マップのセクションに記載されています。

表 45. SPI を使ってアクセスできる機能

Feature	Description
Mode	パワーダウン・モードまたはスタンバイ・モードに設定できます。
Clock	SPIを介してクロック分周器にアクセスできます。
DDC	さまざまなアプリケーション用にデシメーション・フィルタをセットアップできます。
Test Input/Output	出力ビットが既知のデータとなるようにテスト・モードを設定できます。
Output Mode	出力をセットアップできます。
Serializer/Deserializer (SERDES) Output Setup	スイングやエンファシスなどの SERDES 設定を変更できます。

-タシート

メモリ・マップ メモリ・マップ・レジスタ・テーブルの読出し

メモリ・マップ・レジスタ・テーブル内の各アドレスには、8 個のビット・ロケーションがあります。メモリ・マップは以下 のセクションに分かれています。

- アナログ・デバイセズ SPI レジスタ (レジスタ 0x0000 ~ 0x0000F)
- クロック/SYSREF/チップ・パワーダウン・ピン制御レジスタ(レジスタ0x003F~0x01FF)
- チップ動作モード制御レジスタ(レジスタ 0x0200 ~0x0201)
- 高速検出および信号モニタ制御レジスタ(レジスタ0x0245 ~0x027A)
- DDC 機能レジスタ(レジスタ 0x0300 ~ 0x03CD)
- デジタル出力およびテスト・モード・レジスタ(レジスタ 0x0550 ~ 0x05CB、およびレジスタ 0x1222 ~ 0x01262)
- プログラマブル・フィルタ制御および係数レジスタ(レジ スタ 0x0DF8 ~ 0x0F7F)
- VREF/アナログ入力制御レジスタ(レジスタ 0x18A6 ~ 0x1A4D、およびレジスタ 0x0701 ~ 0x073B)

メモリ・マップ・レジスタの詳細のセクションに、表示された 各 16 進数アドレスに対するデフォルトの 16 進数値を示します。 例えば、アドレス 0x0561 (出力サンプル・モード・レジスタ) の 16 進デフォルト値は 0x01 で、これは、ビット 0 が 1 で残り のビットが 0 であることを意味します。この設定はデフォルト の出力フォーマット値で、これは 2 の補数です。この機能、お よびその他の機能の詳細については、表 46 ~ 表 53 を参照して ください。

未使用ロケーションと予約済みロケーション

表 46 ~表 53 に含まれていないすべてのアドレス・ロケーショ ンとビット・ロケーションは、現時点ではこのデバイスでサポ ートされていません。有効アドレス・ロケーションの未使用ビ ットには、0 以外のデフォルト値が設定されている場合を除い て 0 を書き込んでください。これらのロケーションへの書込み が必要になるのは、あるアドレス・ロケーションの一部が割り 当てられていない場合に限られます(例えばアドレス 0x0561)。 アドレス・ロケーション全体が未使用の場合(例えばアドレス 0x0013)、そのアドレス・ロケーションへは書込みを行わない でください。

デフォルト値

AD9689 のリセット後は、重要レジスタがデフォルト値でロード されます。レジスタのデフォルト値は、メモリ・マップ・レジ スタ・テーブル (表 46 ~表 53) に示されています。

ロジック・レベル

ロジック・レベルに関する用語を以下に説明します。

- 「ビットをセットする」というのは、「ビットをロジック 1に設定する」、または「そのビットにロジック1を書き 込む」ということと同義です。
- 「ビットをクリアする」というのは、「ビットをロジック 0に設定する」、または「そのビットにロジック 0 を書き 込む」ということと同義です。
- X はドント・ケア・ビットを表します。

チャンネル固有レジスタ

バッファ制御レジスタ (レジスタ 0x1A4C) などの一部のチャ ンネル・セットアップ機能は、チャンネルごとに異なる値にプ ログラムできます。これらの場合、チャンネル・アドレス・ロ ケーションは、内部で各チャンネルにコピーされます。これら のレジスタとビットはローカルとして指定されています。これ らのローカル・レジスタとビットには、レジスタ 0x0008 にチャ ンネル A ビットまたはチャンネル B ビットのいずれか該当する 方をセットすることによってアクセスできます。両方のビット がセットされた場合、その後の書込みは両方のチャンネルのレ ジスタに対して行われます。1回の読出しサイクル内では、チ ャンネル A またはチャンネル B のどちらか一方だけをセットし てください。1 回の SPI 読出しサイクルで両方のビットをセッ トした場合、デバイスはチャンネル A の値を返します。他のす べてのレジスタとビットはグローバルと見なされ、これらのレジ スタとビットを変更すると、デバイス全体、およびチャンネルご とに独立して設定を行うことができないすべてのチャンネル機能 に影響します。レジスタ 0x0005 内の設定がレジスタおよびビッ トに及ぼす影響は、グローバルではありません。

SPI ソフト・リセット

レジスタ 0x0000 を 0x81 にプログラムすることによってソフ ト・リセットを行った後、AD9689 は回復に 5 ms を必要としま す。アプリケーション・セットアップのために AD9689 をプロ グラムする場合は、ソフト・リセットのアサート後からデバイ ス・セットアップ開始前までの間に、ファームウェア内に適切 な遅延をプログラムするようにしてください。



メモリ・マップ・レジスタの詳細

表 46 ~表 53 に含まれていないアドレス・ロケーションは、現時点ではこのデバイスでサポートされていません。表にないロケーション への書込みは行わないでください。

アナログ・デバイセズ SPI レジスタ

表 46.

Addr	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0000	SPI Configuration A	7	Soft reset mirror (self clearing)	Cotting	ソフト・リセット実行後け 他のレジスタへの書込みまで 5 mg 待つ必要	0x0	R/WC
0,0000	511 Configuration A	/	soft reset minor (ser clearing)		があります。これによって、ブート・ローダーの動作が完了するための +分か時間を得ることができます。	0X0	NWC
				0			
				1	SPI とレジスタをリセットします (自動クリア)		
		6	LSP first mirror			0×0	D/W
		0	LSB first fillitor	1	オベアの SDI 動作に対し - 基下位ビットが最初にシフトされます	0.00	IX/ W
				0	$+ \cdot \cdot$		
		5	A 11	0	9** COSFI 動作に対し、取工位とクトが取物にシントされより。	0.0	DAV
		5	Address ascension mirror	0	マルチバイト SPI 動作が行われると、アドレスが自動的にデクリメント	0x0	K/W
				1	C4しより。		
				1	マルワハイト SPI 動作が114040ると、ノドレベが日動的にインクリメン トされます		
		[4:3]	Pasarvad		「 C40よ 7 。 又供	0×0	D
		[4.5]	Keselveu		J ⁷ ⁷ ⁷ ⁷ ⁷ ⁷	0.0	R D AV
		2	Address ascension	0	マルチバイト SPI 動作が行われると、アドレスが自動的にデクリメント されます。	0x0	R/W
				1	マルチバイト SPI動作が行われると、アドレスが自動的にインクリメン トされます。		
		1	LSB first			0x0	R/W
				1	すべての SPI 動作に対し、最下位ビットが最初にシフトされます。		
				0	すべての SPI 動作に対し、最上位ビットが最初にシフトされます。		
		0	Soft reset		ソフト・リセット実行後は、他のレジスタへの書込みまで5ms待つ必要	0x0	R/WC
			(self clearing)		があります。これによって、ブート・ローダーの動作が完了するための 十分な時間を得ることができます。		
				0	何もしません。		
				1	SPIとレジスタをリセットします(自動クリア)。		
0x0001	SPI Configuration B	[7:2]	Reserved		予備。	0x0	R
	6	1	Datapath soft reset (self clearing)			0x0	R/WC
			Datapati sore reset (sen creating)	0	通常動作。	0.10	ne ii e
				1	データパスのソフト・リヤット (自動クリア)		
		0	Reserved	•		0x0	R
0=0002	Chin configuration	[7,2]	Reserved		了/////////////////////////////////////	0x0	D
0X0002	(local)	[7.2]	Reserved		1. MH ^o	0.00	ĸ
		[1:0]	Channel power mode		チャンネル消費電力モード。	0x0	R/W
				00	ノーマル・モード(パワーアップ)。		
				10	スタンバイ・モード(デジタル・データパス・クロックをディスエーブ		
					ル、JESD204B インターフェースーフェースをイネーブル)。		
				11	パワーダウン・モード(デジタル・データパス・クロックをディスエー		
					ブル、デジタル・データパスをリセット状態に保持、JESD204B インタ		
					ーフェースをディスエーブル)。		
0x0003	Chip type	[7:0]	Chip type		チップ・タイプ。	0x03	R
				0x3	高速 ADC。		
0x0004	Chip ID LSB	[7:0]	Chip ID LSB[7:0]		チップ ID。	0xE2	R
				0xD9	AD9689		
0x0005	Chip ID MSB	[7:0]	Chip ID MSB[15:8]		チップD	0x0	R
0x0006	Chip grade	[7:4]	Chip speed grade		チップの速度ガレード	0x0	R
0,00000	emp grude	[7.4]	emp speed grade	0.00		0A0	K
				0x1	2.0 GSPS		
		[2,0]	Decement	UAI	2.0 001 0 ₀	00	D
		[3:0]	Reserved			0x0	ĸ
0x0008	Device index	[7:2]	Keserved		了//用。	UXU	ĸ
		1	Channel B	_		0x1	R/W
				0	ADC コ / B は次の SPI コマンドを受信しません。		
				1	ADC コア B は次の SPI コマンドを受信します。	<u> </u>	
		0	Channel A			0x1	R/W
				0	ADC コア A は次の SPI コマンドを受信しません。		
				1	ADC コア A は次の SPI コマンドを受信します。		

AD9689

-

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x000A	Scratch pad	[7:0]	Scratch pad		チップ・スクラッチ・パッド・レジスタ。このレジスタは、ソフトウェ ア・デバッグ用の一貫したメモリ・ロケーションを提供するために使用 します。	0x0	R/W
0x000B	SPI revision	[7:0]	SPI revision		SPI リビジョン・レジスタ。0x01: Revision 1.0。	0x1	R
				00000001	Revision 1.0 _°		
0x000C	Vendor ID LSB	[7:0]	Vendor ID LSB		ベンダー ID [7:0]。	0x56	R
0x000D	Vendor ID MSB	[7:0]	Vendor ID MSB		ベンダー ID [15:8]。	0x04	R
0x000F	Transfer	[7:1]	Reserved		予備。	0x0	R
		0	Chip transfer	0 1	 チップ転送ビット(自動クリア)。このビットは、DDC位相更新モード (レジスタ0x0300のビット7)=1のときに、DDCの FTW/POW/MAW/MBWインクリメント・レジスタと位相オフセット・レジスタの更新に使われます。これは、DDCミキサー周波数の同期更新を 可能にします。このビットは、プログラマブル・フィルタ(PFILT)の 係数更新にも使われます。 何もしません。転送が完了した場合のみビットがクリアされます。 マスター・レジスタからスレーブ・レジスタへのデータ転送を同期する ために使われる自動クリア・ビットです。 	0x0	R/W

1

クロック/SYSREF/チップ・パワーダウン・ピン制御レジスタ

.....

表 47.	
Addr.	Name
0x003F	Chip PDV
	(local)

0x003F Chip PDWN pin (local) 7 Local chip PDWN pin disable この機能は、レジスタ 0x0040 のビット [7:6] によって決定されます。 0x0 R 0 パワーダウン・ピン (PDWN/STBY) をイネーブルします (デフォル ト)。 パワーダウン・ピン (PDWN/STBY) をイネーブルします (デフォル ト)。 のx0 R 1 パワーダウン・ピン (PDWN/STBY) をディスエーブル/無視します。 0x0 R 0x0040 Chip Pin Control 1 [7:6] Chip PDWN pin functionality 今部パワーダウン・ピン(機能。外部パワーダウン・ピン (PDWN/STBY) 0x0 R	٤/W ٤ ٤ ٤/W
$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$	٤ ٤/W
中止 中止 ト)。 パワーダウン・ピン (PDWN/STBY) をディスエーブル/無視します。 中止 [6:0] Reserved 予備。 0x0040 Ship Pin Control 1 0x1 No R 0x0040 Chip Pin Control 1 [7:6] Chip PDWN pin functionality Main Control 1 Main Control 1 0x0040 Main Control 1 0x0040 Main Control 1 Main Control 1 No R	ک ک/W
中止 中止 1 パワーダウン・ピン (PDWN/STBY) をディスエーブル/無視します。 中止 [6:0] Reserved 予備。 のの R 0x0040 Chip Pin Control 1 [7:6] Chip PDWN pin functionality 外部パワーダウン・ピン(株能。外部パワーダウン・ピン (PDWN/STBY) 0x0 R 0x040 Chip Pin Control 1 [7:6] Chip PDWN pin functionality 人物部パワーダウン・ピン(機能。外部パワーダウン・ピン (PDWN/STBY) 0x0 R	<u>۱</u> ۱/W
[6:0] Reserved 予備。 0x0 R 0x0040 Chip Pin Control 1 [7:6] Chip PDWN pin functionality 外部パワーダウン・ピン機能。外部パワーダウン・ピン(PDWN/STBY) は、チャンネル消費電力モード・ビット(レジスタ0x0002 のビット) 0x0 R	२ २/₩
0x0040 Chip Pin Control 1 [7:6] Chip PDWN pin functionality 外部パワーダウン・ピン(機能。外部パワーダウン・ピン (PDWN/STBY) 0x0 R は、チャンネル消費電力モード・ビット(レジスタ 0x0002 のビット 0	₹/W
「1:0])より高い優先度を有しています。PDWN/STBY ピンは、レジスタ	
0x0040 のビット [7:6] =00 または 01 の場合のみ使われます。	
00 パワーダウン・ピン(デフォルト)。外部パワーダウン・ピン (PDWN/STBY)をアサートすると、チップはフル・パワーダウン・モー ドになります。	
01 スタンバイ・ビン。外部パワーダウン・ビン(PDWN/STBY)をアサート	
すると、チップはスタンバイ・モードになります。	
10 ピンをディスエーブルします。パワーダウン・ピン (PDWN/STBY) は 無視されます。	
[5:3] Chip FD_B/GPIO_B0 pin functionality のなりの目的には、「「「」」の目的には、「」」の目的」。	٤/W
000 高速检出 B 出力。	
001 JESD204B LMFC 出力。	
110 レジスタ 0x0041 のビット [7:4] によって決定されるビン機能。	
111 ディスエーブル。ウィーク・プルダウンの入力として設定されます(デ	
フォルト)。	
[2:0] Chip FD_A/GPIO_A0 pin functionality 高速検出 A/GPIO A0 ピン機能。 0x7 R.	٤/W
000 高速検出 A 出力。	
001 JESD204B LMFC 出力。	
110 レジスタ 0x0041 のビット [3:0] によって決定されるピン機能。	
111 ディスエーブル。ウィーク・プルダウンの入力として設定されます(デフ ォルト)。	
0x0041 Chip Pin Control 2 [7:4] Chip FD_B/GPIO_B0 pin secondary functionality 高速検出 B/GPIO B0 ビンの 2 番目の機能(レジスタ 0x0040 のビット 0x0 R.	٤/W
0000 チップ GPIO B0 入力(NCO チャンネル選択)。	
0001 チップ転送入力。	
1000 マスターの次のトリガ出力 (MNTO) 。	
1001 スレーブの次のトリガ入力 (SNTI)。	
[3:0] Chip FD_A/GPIO_A0 pin secondary functionality 高速検出 A/GPIO B0 ピンの 2 番目の機能(レジスタ 0x0040 のビット 0x0 R.	٤/W
0000 チップ GPIO A0 入力(NCO チャンネル選択)。	
0001 チップ転送入力。	
1000 マスターの次のトリガ出力 (MNTO) 。	
1001 スレーブの次のトリガ入力(SNTI)。	

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0042	Chip Pin Control 3	[7:4]	Chip GPIO_B1 pin functionality		GPIO B1 ピンの機能。	0xF	R/W
				0000	チップ GPIO B1 入力(NCO チャンネル選択)。		
				1000	マスターの次のトリガ出力 (MNTO)。		
				1001	スレーブの次のトリガ入力 (SNTI)。		
				1111	ディスエーブル(ウィーク・プルダウンの入力として設定されます)。		
		[3:0]	Chip GPIO_B1 pin functionality		GPIO A1 ピンの機能。	0xF	R/W
				0000	チップ GPIO A1 入力(NCO チャンネル選択)。		
				1000	マスターの次のトリガ出力 (MNTO)。		
				1001	スレーブの次のトリガ入力 (SNTI)。		
				1111	ディスエーブル(ウィーク・プルダウンの入力として設定されます)。		
0x0108	Clock divider control	[7:3]	Reserved		予備。	0x0	R
		[2:0]	Input clock divider (CLK± pins)			0x0	R/W
				00	1分周。		
				01	2分周。		
				11	4 分周。		
0x0109	Clock divider phase	[7:4]	Reserved		予備。	0x0	R
	(local)						
		[3:0]	Clock divider phase offset			0x0	R/W
				0000	0入力クロック・サイクルの遅延。		
				0001	12入力クロック・サイクルの遅延(反転クロック)。		
				0010	1入力クロック・サイクルの遅延。		
				1110	7入力クロック・サイクルの遅延。		
				1111	7½ 入力クロック・サイクルの遅延。		
0x010A	Clock divider and SYSREF control	7	Clock divider auto phase adjust enable		クロック分周器の自動位相調整をイネーブル。イネーブルすると、 SYSREF 信号取得時にレジスタ 0x0129 のビット [3:0] に分周器の位相 が記録されます。実際の分周器位相オフセット = レジスタ 0x0129 のビ ット [3:0] + レジスタ 0x0109 のビット [3:0]。	0x0	R/W
				0	クロック分周器の位相は SYSREF によって変化しません(ディスエーブ ル)。 クロック分周器の位相が SYSREF によって自動的に調整されます(イネ		
					ーブル)。		
		[6:4]	Reserved		予備。	0x0	R
		[3:2]	Clock divider negative skew window	00 01 10	クロック分周器の負のスキュー・ウィンドウ(½入力デバイス・クロッ クで測定)。取得した SYSREF 遷移を無視する場合の入力デバイス・ク ロック前の ½ クロック・サイクル数。レジスタ 0x010A のビット 7 = 1 の場合のみ使用。レジスタ 0x010A のビット [3:2] + レジスタ 0x010A のビット [1:0] <レジスタ 0x0108 のビット [2:0] 。このスキューによ り、入力クロック分周器に悪影響を与えることなく、SYSREF サンプリ ングにある程度の不確実性が許容されます。また、この制御フィールド を変更する場合は、SYSREF をディスエーブルする(レジスタ 0x0120 の ビット [2:1] = 0x0) 必要があります。 負のスキューなし。SYSREF を正確に取得する必要があります。 ½ デバイス・クロックの負のスキュー。 116 デバイス・クロックの負のスキュー	0x0	R/W
		[1.0]	Charle dividence 111 - 1	11		0.0	DAV
		[1.0]	window	00 01 10	ク数で測定)。取得した SYSREF 遷移を無視する場合の入力デバイス・ クロック後のクロック・サイクル数。レジスタ 0x010A のビット 7=1 の 場合のみ使用。レジスタ 0x010A のビット [3:2] + レジスタ 0x010A の ビット [1:0] < レジスタ 0x0108 のビット [2:0] 。このスキューによ り、入力クロック分周器に悪影響を与えることなく、SYSREF サンプリ ングにある程度の不確実性が許容されます。また、この制御フィールド を変更する場合は、SYSREF をディスエーブルする(レジスタ 0x0120 の ビット [2:1] = 0x0)必要があります。 正のスキューなし。SYSREF を正確に取得しなければなりません。 タデバイス・クロックの正のスキュー。 1 デバイス・クロックの正のスキュー。		

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x010B	Clock divider SYSREF	[7:4]	Reserved		予備。	0x0	R
		[3:0]	Clock divider SYSREF offset		クロック分周器の位相ステータス(½クロック・サイクル数で測定)。位 相オフセットに加えられる取得済み SYSREF 信号の内部クロック分周器 の位相。レジスタ 0x010A のビット 7=1 の場合のみ使用。レジス タ 0x010A のビット 7=1d、レジスタ 0x010A のビット [3:2] = 0d、およ び 0x010A のビット 7=1d、レジスタ 0x010A のビット [3:2] = 0d、およ び 0x010A のビット [1:0] = 0d の場合、クロック分周器の SYSREF オフ セット = レジスタ 0x0129 のビット [3:0] 。	0x0	R
0x0110	Clock delay control	[7:3]	Reserved		予備。	0x0	R
		[2:0]	Clock delay mode select	000 010 011 100 110	 クロック遅延モードの選択。レジスタ 0x0111 および 0x0112 とともに使用します。 クロック遅延なし。 微小遅延:0~16 遅延ステップのみ有効です。 微小遅延(最小ジッタ):0~16 遅延ステップのみ有効です。 微小遅延:192 遅延ステップすべてが有効です。 微小遅延イネーブル(192 遅延ステップすべてが有効)、超微小遅延イネーブル(128 遅延ステップすべてが有効)。 	0x0	R/W
0x0111	Clock super fine delay (local)	[7:0]	Clock super fine delay adjust	0x00 0x08 0x80	 クロックの超微小遅延調整。これは、超微小サンプル・クロック遅延を 0.25 ps ステップで調整するための符号なし制御です。これらのビット は、レジスタ 0x0110 のビット [2:0] = 010 または 110 の場合のみ使われます。 0 遅延ステップ。 8 遅延ステップ。 128 遅延ステップ。 	0x0	R/W
0x0112	Clock fine delay (local)	[7:0]	Set clock fine delay	0x00 0x08 0xC0	クロックの細密遅延調整。これは、細密サンプル・クロック・スキューを1.725 ps ステップで調整するための符号なし制御です。これらのビットは、レジスタ 0x0110 のビット [2:0] = 0x2、0x3、0x4、または 0x6.の場合のみ使われます。最小=0。最大=192。インクリメント=1。単位は遅延ステップ。 0 遅延ステップ。 0 遅延ステップ。 8 遅延ステップ。 192 遅延ステップ。	0xC0	R/W
0x011B	Clock status	[7:1]	Reserved		予備。	0x0	R
		0	Input clock detect	0 1	クロック検出ステータス。 入力クロック未検出。 入力クロック検出/ロック。	0x0	R
0x011C	Clock Duty Cycle Stabilizer 1 control (local)	[7:2]	Reserved		予備。	0x0	R/W
		1	DCS1 enable	0 1	クロック DCS1 イネーブル。 DCS1 バイパス。 DCS1 イネーブル。	0x1	R/W
		0	DCS1 power up	0	クロック DCS1 パワーアップ。 DCS1 パワーダウン。 DCS1 パワーアップ。	0x1	R/W
0x011E	Clock Duty Cycle Stabilizer 2 control	[7:2]	Reserved		予備。	0x0	R/W
UXUITE		1	DCS2 enable	0	クロック DCS2 イネーブル。 DCS2 バイパス。 DCS2 イネーブル。	0x1	R/W
		0	DCS2 power up	0	クロック DCS2 パワーアップ。 DCS2 パワーダウン。 DCS2 パワーアップ。	0x1	R/W

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0120	SYSREF Control 1	7	Reserved		予備。	0x0	R
		6	SYSREF± flag reset			0x0	R/W
				0	通常フラグ動作。		
				1	SYSREG フラグをリセットに保持します(セットアップ/ホールド・エ		
		-			フー・ファクをクリア)。	0.0	
		5	Reserved		· 予備。	0x0	R
		4	SYSREF± transition select	0	OVODER は、湿切した OLV. のテレジン(生)、 ロームと、ノーの運攻	0x0	R/W
				0	SYSREF1は、選択したCLK±のエッジを使い、ローからパイへの度移 時に有効になります。この設定を変更するときは、SYSREF±モード選択 をディスエーブルに設定するい要応あります		
				1	SYSREF+は、選択した CLK+のエッジを使い、ハイからローへの漂移		
					時に有効になります。この設定を変更するときは、SYSREF±モード選択 をディスエーブルに設定する必要があります。		
		3	CLK± edge select			0x0	R/W
		-		00	CLK± 入力の立上がりエッジで取得。		
				01	CLK± 入力の立下がりエッジで取得。		
		[2:1]	SYSREF± mode select			0x0	R/W
				0	ディスエーブル。		
				1	連続。		
				10	Nショット。		
		0	Reserved		予備。	0x0	R
0x0121	SYSREF Control 2	[7:4]	Reserved		予備。	0x0	R
		[3:0]	SYSREF N-shot ignore counter			0x0	R/W
			select				
				0000	次の SYSREF± 遷移のみ(無視しない)。		
				0001	最初の SYSREF± 遷移を無視。		
				0010	最初の 2 回の SYSREF± 遷移を無視。		
				0011	最初の 3 回の SYSREF± 遷移を無視。		
				1110	最初の 14 回の SYSREF± 遷移を無視。		
				1111	最初の 15 回の SYSREF± 遷移を無視。		
0x0122	SYSREF Control 3	[7:4]	Reserved		予備。	0x0	R
		[3:2]	SYSREF window negative		負のスキュー・ウィンドウ(サンプル・クロック数単位で測定)。取得 した SYSREF 遷移を無視する場合の入力サンプル・クロック前のクロッ ク・サイクル数。	0x0	R/W
				00	負のスキューなし。SYSREF を正確に取得する必要があります。		
				01	1サンプル・クロックの負のスキュー。		
				10	2 サンプル・クロックの負のスキュー。		
				11	3 サンプル・クロックの負のスキュー。		
		[1:0]	SYSREF window positive		正のスキュー・ウィンドウ(サンプル・クロック数単位で測定)。取得 した SYSREF 遷移を無視する場合の入力サンプル・クロック前のクロッ	0x0	R/W
				00	ノ・サイクル数。		
				00	正のスキューなし。SYSREF を止確に取得しなければなりません。		
				01	「サンプル・クロックの正のスキュー。		
				10	2サンブル・クロックの正のスキュー。		
0.0100		-	D I	11	3サンブル・クロックの止のスキュー。	0.0	
0x0123	SYSREF Control 4	7	Reserved			0x0	R
		[6:0]	Bits[6:0]		SYSREF± タイムスタンテ達延(コンバータのサイクル・クロック・サイ クル数)。	0x00	R/W
				0	0 サンプル・クロック・サイクルの遅延。		
				1	1 サンプル・クロック・サイクルの遅延。		
					···· 127 井ンデル・カワッカ・井ノカルの ¹ 屋75		
0=0129	CVCDEE Ctatara 1	[7:4]	SVSDEE hold -tota	111 1111	12/ リンフル・クロック・リイクルの理想。 CVCDEE たいれば、ステータス	0.00	D
0X0128	SI SKEF STATUS I	[/:4]	SI SKEF± noid status	-	$\begin{array}{c} \mathbf{S} \mathbf{I} \mathbf{S} \mathbf{K} \mathbf{E} \mathbf{f} \pm \mathbf{h} \mathbf{h} \mathbf{h} \mathbf{h} \mathbf{h} \mathbf{h} \mathbf{h} \mathbf{h}$	0x0	K D
	1	[3:0]	SI SKEF± setup status	1	$\mathbf{SISKEP} = \mathcal{U} \vee \mathcal{V} / \mathcal{V} \vee \mathcal{A} = \mathcal{A}$	UXU	ĸ

AD9689

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0129	SYSREF Status 2	[7:4]	Reserved		予備。	0x0	R
		[3:0]	Clock divider phase when SYSREF± was captured		SYSREF 分周器の位相。SYSREF±取得時の分周器の位相を表します。	0x0	R
				0000	同位相。		
				0001	SYSREF± がクロックから ½ サイクル遅延。		
				0010	SYSREF± がクロックから1サイクル遅延。		
				0011	SYSREF± が1½入力クロック・サイクル遅延。		
				0100	SYSREF±が2入力クロック・サイクル遅延。		
				1111	SYSREF± が 7½ 入力クロック・サイクル遅延。		
0x012A	SYSREF Status 3	[7:0]	SYSREF counter, Bits[7:0]increments when a SYSREF± is captured		SYSREF カウント。SYSREF±イベントが取得されるとインクリメントさ れる実行カウンタ。レジスタ 0x0120 のビット 6 でリセットします。255 でラップ・アラウンドします。これらのビットは、レジスタ 0x0120 のビ ット [2:1] がディスエーブルに設定されているときだけ読み出します。	0x0	R
0x01FF	Chip sync mode	[7:1]	Reserved		予備。	0x0	R
		0	Synchronization mode	0	JESD204B 同期モード。SYSREF 信号が、すべての内部クロック分周器 をリセットします。JESD204B 規格の仕様に従って複数のチップを同期 するときは、このモードを使用します。いずれかの分周器の位相を変更 する必要がある場合は、JESD204B リンクが使用できなくなります。 タイムスタンプ・モード。SYSREF 信号は内部クロック分周器をリセッ トしません。このモードでは、JESD204B リンクと信号モニタは SYSREF 信号の影響を受けません。SYSREF 信号は、ADC を通過するサ ンプルにタイムスタンプを付与します。また、JESD204B 出力ワードの 制御ビットとして使われます。	0x0	R/W

チップ動作モード制御レジスタ

表 48.								
Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access	
0x0200	Chip mode	[7:6]	Reserved		予備。	0x0	R/W	
		5	Chip Q ignore		チップ実数(I)のみの選択。	0x0	R/W	
				0	実数(I)と複素数(Q)の両方を選択。			
				1	実数(I)のみを選択し、複素数(Q)を無視。			
		4	Reserved		予備。	0x0	R	
		[3:0]	Chip application mode			0x0	R/W	
				0000	フル帯域幅モード(デフォルト)。			
				0001	1 DDC モード (DDC0 のみ)。			
				0010	2 DDC モード (DDC0 と DDC1 のみ)。			
				0011	4 DDC モード (DDC0、DDC1、DDC2、DDC3)。			
0x0201	Chip decimation ratio	[7:4]	Reserved		予備。	0x0	R	
		[3:0]	Chip decimation ratio		チップのデシメーション・レシオ。	0x0	R/W	
				0000	フル・サンプル・レート(デシメーション・レシオ 1、			
					DDC はバイパス)。			
				0001	デシメーション・レシオ 2。			
				1000	デシメーション・レシオ 3。			
				0010	デシメーション・レシオ 4。			
				0101	デシメーション・レシオ 5。			
				1001	デシメーション・レシオ 6。			
				0011	デシメーション・レシオ 8。			
				0110	デシメーション・レシオ 10。			
				1010	デシメーション・レシオ 12。			
				0111	デシメーション・レシオ 15。			
				0100	デシメーション・レシオ 16。			
				1101	デシメーション・レシオ 20。			
				1011	デシメーション・レシオ 24。			
				1110	デシメーション・レシオ 30。			
				1111	デシメーション・レシオ 40。			
				1100	デシメーション・レシオ 48。			

AD9689

高速検出および信号モニタ制御レジスタ

表 49.

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0245	Fast detect control (local)	[7:4]	Reserved		予備。	0x0	R
		3	Force FD_A/FD_B pins			0x0	R/W
				0	高速検出ピンの通常動作。		
				1	高速検出ピンの値を強制(ビット2を参照)。		
		2	Force value of FD_A/FD_B pins		出力が強制されると、このチャンネルの高速検出出力ピンがこの値 に設定されます。	0x0	R/W
		1	Reserved		予備。	0x0	R
		0	Enable fast detect output			0x0	R/W
				0	高速検出をディスエーブル。		
00247	Fact data store LCD	[7:0]		1	局速検出をイネーフル。 素法が出し現現代のACD そのというなど、 ディバニンプかれ	0-0	DAV
0x0247	(local)	[7:0]	Fast detect upper threshold		高速検出上限阈値のLSB。このレシスタには、フロクラム可能な 13 ビット上限閾値の 8 LSB が格納されて、精密 ADC 信号の大きさ と比較されます。	0x0	K/W
0x0248	Fast detect up MSB (local)	[7:5]	Reserved		予備。	0x0	R
		[4:0]	Fast detect upper threshold		高速検出上限閾値の MSB。このレジスタには、プログラム可能な 13 ビット上限閾値の 8 MSB が格納されて、精密 ADC 信号の大き さと比較されます。	0x0	R/W
0x0249	Fast detect low LSB	[7:0]	Fast detect lower threshold		高速検出下限閾値の LSB。このレジスタには、プログラム可能な	0x0	R/W
	(local)				13 ビット下限閾値の 8 LSB が格納されて、精密 ADC 信号の大きさ と比較されます。		
0x024A	Fast detect low MSB (local)	[7:5]	Reserved		予備。	0x0	R
		[4:0]	Fast detect lower threshold		高速検出下限閾値のLSB。このレジスタには、プログラム可能な 13 ビット下限閾値の8 MSB が格納されて、精密 ADC 信号の大き さと比較されます。	0x0	R/W
0x024B	Fast detect dwell LSB	[7:0]	Fast detect dwell time		高速検出ドウェル時間カウンタ・ターゲットの LSB。これは、	0x0	R/W
	(local)				ADC データが下限閾値未満の状態がどれだけ続いたら FD_x ピンを 0 にリセットするかを決定する、16 ビット・カウンタのロード値で す。		
0x024C	Fast detect dwell MSB (local)	[7:0]	Fast detect dwell time		高速検出ドウェル時間カウンタ・ターゲットのLSB。これは、 ADC データが下限閾値未満の状態がどれだけ続いたら FD_x ピンを 0 にリセットするかを決定する、16 ビット・カウンタのロード値で す。	0x0	R/W
0x026F	Signal monitor sync	[7:2]	Reserved		予備。	0x0	R
		1	Signal monitor next		信号モニタの次の同期モード。	0x0	R/W
			synemonization mode	0	連続モード。		
				1	次の同期モード。信号モニタ・ブロックの同期に、SYSREF±ピン の次の有効エッジだけが使われます。SYSREF±ピンのその後のエ ッジは無視されます。次のSYSREFが取得されると、レジスタ 0x026Fのビット0がクリアされます。この機能を連続モードで正し く動作させるには、SYSREF±ピンが信号モニタ時間の整数倍になっ ていなければなりません。		
		0	Signal monitor		信号モニタ同期イネーブル。	0x0	R/W
			synchronization mode	0	日期ディフェーブル		
				1	四朔/ イスエーノル。 レジスタ 0x026E のビット 1 = 1 の提合 信号チータ・ブロックの同		
				1	期にはSYSREF±ピンの次の有効エッジだけが使われます。		
					SYSREF± ピンのその後のエッジは無視されます。次の SYSREF 信		
					レーシン と「「「」」、「」、「ISKLAL ハノ」とマーホー シルウロ必要 「があります。		
0x0270	Signal monitor control (local)	[7:2]	Reserved		予備。	0x0	R
		1	Peak detector			0x0	R/W
				0	ピーク・ディテクタをディスエーブル。		
				1	ピーク・ディテクタをイネーブル。		
		0	Reserved		予備。	0x0	R

AD9689

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0271	Signal Monitor Period 0 (local)	[7:0]	Signal monitor period[7:0]		信号モニタ機能の動作時間に相当する出力クロック・サイクル数を 設定する 24 ビット値のビット [7:0]。偶数値だけがサポートされ ています。	0x80	R/W
0x0272	Signal Monitor Period 1 (local)	[7:0]	Signal monitor period[15:8]		信号モニタ機能の動作時間に相当する出力クロック・サイクル数を 設定する 24 ビット値のビット [15:8]。偶数値だけがサポートさ れています。	0x0	R/W
0x0273	Signal Monitor Period 2 (local)	[7:0]	Signal monitor period[23:16]		信号モニタ機能の動作時間に相当する出力クロック・サイクル数を 設定する 24 ビット値のビット [23:16]。偶数値だけがサポートさ れています。	0x0	R/W
0x0274	Signal monitor status control (local)	[7:5]	Reserved		予備。	0x0	R
		4	Result update	1	信号モニタ・ステータス・レジスタ(レジスタ 0x0275 ~ 0x0278) を更新します。自動クリア。	0x0	R/WC
		3	Reserved		予備。	0x0	R
		[2:0]	Result selection	001	ステータス・リードバック信号を対象とするピーク・ディテクタで す。	0x1	R/W
0x0275	Signal Monitor Status 0 (local)	[7:0]	Signal monitor result[7:0]		信号ステータス・モニタの結果。この20ビット値は、信号モニ タ・ブロックによって計算されたステータス値を格納します。	0x0	R
0x0276	Signal Monitor Status 1 (local)	[7:0]	Signal monitor result[15:8]		信号ステータス・モニタの結果。	0x0	R
0x0277	Signal Monitor Status 2 (local)	[7:4]	Reserved		予備。	0x0	R
		[3:0]	Signal monitor result[19:16]		信号ステータス・モニタの結果。	0x0	R
0x0278	Signal monitor status frame counter (local)	[7:0]	Period count result[7:0]		信号モニタ・フレーム・カウンタのステータス・ビット。時間カウ ンタのカウントが終了すると、必ずフレーム・カウンタがインクリ メントされます。	0x0	R
0x0279	Signal monitor serial framer control (local)	[7:2]	Reserved		予備。	0x0	R
		[1:0]	Signal monitor SPORT over JESD204B enable			0x0	R/W
				00	ディスエーブル。		
0x027A	SPORT over JESD204B input selection (local)	[7:6]	Reserved	11	予備。	0x0	R
		1	SPORT over JESD204B input selection	0	信号モニタ・シリアル・フレーマの入力選択。各個別ビットが1の ときは、対応する信号統計情報がそのフレーム内に送信されます。	0x1	R/W
				0	アイスエーノル。		
		0	Reserved	1	マッテル・フレームにIPPACALICE - ク・ティッククのサーク。 予備。	0x0	R

DDC 機能レジスタ(デジタル・ダウンコンバータ(DDC)のセクションを参照)

表 50.							
Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0300	DDC SYNC control	7	DDC FTW/POW/MAW/ MBW update mode		DDC の FTW/POW/MAW/MBW の更新モードを選択します。	0x0	R/W
				0	即時/連続更新。FTW/POW/MAW/MBW 値が直ちに更新されます。		
				1	チップ転送ビット (レジスタ 0x000F のビット 0) がセットされた時点で FTW/POW/MAW/MBW 値が同期更新されます。		
		6:5	Reserved		予備。	0x0	R
		4	DDC NCO soft reset	0	このビットは、DDC ブロック内のすべての NCO を同期するのに使用でき ます。 通常動作。	0x0	R/W
				1	DDC をリセット状態に保持。		
		[3:2]	Reserved		予備。	0x0	R

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
		1	DDC next sync			0x0	R/W
				0	連続モード。この機能を連続モードで正しく動作させるには、SYSREFの 周波数が NCO 周波数の整数倍になっている必要があります。		
				1	DDC ブロック内の DDC の同期には、SYSREF± ピンの次の有効エッジだけが		
					使われます。SYSREF±ピンのその後のエッジは無視されます。次の SYSREF		
					信号が映出されると、DDC 向効モート・ヒット (レシスタ 0x0300 のヒット 0) がクリアされます。		
		0	DDC synchronization mode		DDC を同期するには、SYSREF± 入力ピン をイネーブルする必要があります。	0x0	R/W
				0	同期ディスエーブル。		
				1	同期イネーブル。レジスタ 0x0300 のビット 1=1 の場合、DDC ブロック内 の NCO の同期には SYSREF± ピンの次の有効エッジだけが使われます。 SYSREF± ピンのその後のエッジは無視されます。次の SYSREF 信号が受信 されると このビットけクリアされます。		
0x0310	DDC0 control	7	DDC0 mixer select			0x0	R/W
0.0510	DDC0 condor	,	DDC0 mixer select	0	実数ミキサー(I人力とQ入力は、同じ実数チャンネルから入力する必要 があります)。	0X0	10 11
				1	複素数ミキサー(IとQは、個別の実数および虚数直交ADC受信チャンネルから入力する必要があります。アナログ復調器の場合が該当します)。		
		6	DDC0 gain select		ゲインを使用して、入力信号をベースバンドまでミキシングすることに伴う6dBの損失を補償し、その負の成分を除去することができます。	0x0	R/W
				0	0 dB のゲイン。		
				1	6 dB のゲイン(2 倍)。		
		[5:4]	DDC0 intermediate frequency (IF) mode			0x0	R/W
				00	可変 IF モード。		
				01	0 Hz IF $\not\in$ \neg		
				10	f_s Hz IF $\pm - k_o$		
		-	PP 20	11	テスト・モード。		
		3	DDC0 complex to real enable			0x0	R/W
				0	複素 (IとQ) 出力に有効なデータが含まれています。		
				1	実数(I) 出力のみ。複素数から実数への変換をイネーブル。実数への変換 にけ追加のfe ミキシングを使用します		
		[2:0]	DDC0 decimation rate		デシメーション・フィルタの選択。	0x0	R/W
			select	000	HB1+HB2フィルタの選択: デシメーション・レート2(複素数から実数への変換をイネーブル)、またはデシメーション・レート4(複素数から実数への変換をディスエーブル)		
				001	 		
				010	HB1+HB2+HB3+HB4フィルタの選択: デシメーション・レート8(複素 数から実数への変換をイネーブル)、またはデシメーション・レート16 (複素数から実数への変換をディスエーブル)。		
				011	HB1 フィルタの選択: デシメーション・レート1(複素数から実数への変換 をイネーブル)、またはデシメーション・レート2(複素数から実数への 変換をディスエーブル)。		
				100	HB1+TB2フィルタの選択:デシメーション・レート3(複素数から実数への変換をイネーブル)、またはデシメーション・レート6(複素数から実数への変換をディスエーブル)。		
				101	HB1+HB2+TB2フィルタの選択:デシメーション・レート6(複素数から 実数への変換をイネーブル)、またはデシメーション・レート12(複素数 から実数への変換をディスエーブル)。		
				110	HB1+HB2+HB3+TB2 フィルタの選択: デシメーション・レート12(複素 数から実数への変換をイネーブル)、またはデシメーション・レート24 (複素数から実数への変換をディスエーブル)。		
				111	デシメーションはレジスタ 0x0311 のビット [7:4] によって決定されま す。		

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0311	DDC0 input select	[7:4]	DDC0 decimation rate		レジスタ 0x0310 のビット [2:0] = 3'b111 のときのみ有効。	0x0	R/W
	50000			0000	TB2+HB4+HB3+HB2+HB1フィルタの選択: デシメーション・レート48 (複素数から実数への変換をディスエーブル)、またはデシメーション・ レート24(複素数から実数への変換をイネーブル)。		
				0010	FB2+HB1フィルタの選択:デシメーション・レート10(複素数から実数 への変換をディスエーブル)、またはデシメーション・レート5(複素数 から実数への変換をイネーブル)。		
				0011	FB2+HB2+HB1 フィルタの選択: デシメーション・レート 20 (複素数から 実数への変換をディスエーブル)、またはデシメーション・レート 10 (複 素数から実数への変換をイネーブル)。		
				0100	FB2+HB3+HB2+HB1フィルタの選択: デシメーション・レート40(複素 数から実数への変換をディスエーブル)、またはデシメーション・レート 20(複素数から実数への変換をイネーブル)。		
				0111	TB1フィルタの選択: デシメーション・レート3 (デシメーション・レート 15はサポートされていません)		
				1000	FB2+TB1 フィルタの選択: デシメーション・レート 15 (デシメーション・ レート 75 (サポート されていきせん)		
				1001	HB+FB2+TB1フィルタの選択:デシメーション・レート30(デシメーシ - ハット 15 けませょう オン・レート30(デシメーション・レート30(デシメーシ		
		2	Decomined		ヨン・レート 15 はりホートされていません)。	00	D
		3	DDC0 Q input calact			0x0	R D/W
		2	DDC0 Q input select	0	チャンネルム	0.00	K/ W
				1	$f + \nu \lambda \mu \mathbf{B}$		
		1	Reserved	-	予備	0x0	R
		0	DDC0 I input select		0x0	R/W	
			1				
				0	チャンネル A。		
				1	チャンネル B。		
0x0314	DDC0 NCO control	[7:4]	DDC0 NCO channel select mode		エッジ制御のため、内部カウンタはレジスタ 0x0314 のビット [3:0] の値 に達するとラップします。	0x0	R/W
				0000	レジスタ 0x0314、ビット [3:0] を使用。		
				0001	GPIO_B0、GPIO_A0.		
				0010	GPIO_B1、GPIO_A1.		
				0011	GPIO_A1、GPIO_A0.		
				0100	GPIO_B1、GPIO_B0.		
				0101	GPIO_B1、GPIO_A1、GPIO_B0、GPIO_A0		
				0110	GPIO_B1、GPIO_B0、GPIO_A1、GPIO_A0		
				1000	GPIO_A0 ピンの立上がりエッジで内部カウンタをインクリメント。		
				1001	GPIO_A1 ピンの立上がりエッジで内部カウンタをインクリメント。		
				1010	GPIO_B0 ピンの立上がりエッジで内部カウンタをインクリメント。		
		50.03	P.P. 60 1160	1011	GPIO_B1 ビンの立上がりエッジで内部カウンタをインクリメント。		
		[3:0]	channel select		NCOチャンネル選択レジスタのマップ制御。	0x0	R/W
				0000	NCO チャンネル 0 を選択。		
				0001	NCO チャンネル1を選択。		
				0010	NCO チャンネル2を選択。		
				0011	NCO チャンネル3を選択。		
				0100	NCO チャンネル 4 を選択。		
				0101	NCO チャンネル 5 を選択。		
				0110	NCO チャンネル 6 を選択。		
				0111	NCO チャンネル7を選択。		
				1000	NCO チャンネル 8 を選択。		
				1001	NCO チャンネル9を選択。		
				1010	NCO チャンネル 10 を選択。		
				1011	NCO チャンネル 11 を選択。		
				1100	NCO チャンネル 12 を選択。		
				1101	NCO チャンネル 13 を選択。		
				1110	NCO ナヤンネル 14 を選択。		
				1111	NCU ナヤンネル 15 を選択。		

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0315	DDC0 phase	[7:4]	Reserved	3	予備。	0x0	R
	control	[3:0]	DDC0 phase update index		位相とオフセットが更新された NCO チャンネルをインデックスします。更 新方法は DDC 位相更新モードに基づいて決定され、連続更新以外はチップ	0x0	R/W
					転送が必要になります。		
				0000	NCO チャンネル 0 を更新。		
				0001	NCO チャンネル 1 を更新。		
				0010	NCO チャンネル 2 を更新。		
				0011	NCO チャンネル 3 を更新。		
0x0316	DDC0 Phase Increment 0	[7:0]	DDC0 phase increment[7:0]		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント×fs)/2 ⁴⁸ 。	0x0	R/W
0x0317	DDC0 Phase Increment 1	[7:0]	DDC0 phase increment[15:8]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント x fs)/2 ⁴⁸ 。	0x0	R/W
0x0318	DDC0 Phase Increment 2	[7:0]	DDC0 phase increment[23:16]		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント x fa)/2 ⁴⁸ 。	0x0	R/W
0x0319	DDC0 Phase Increment 3	[7:0]	DDC0 phase increment[31:24]		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント x fs)/2 ⁴⁸	0x0	R/W
0x031A	DDC0 Phase Increment 4	[7:0]	DDC0 phase increment[39:32]		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数 - (DDC 位相インクリメントを fo)2 ⁴⁸	0x0	R/W
0x031B	DDC0 Phase	[7:0]	DDC0 phase increment[47:40]		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数 のDC 位相インクリメント値。複素数ミキシング周波数	0x0	R/W
0x031D	DDC0 Phase	[7:0]	DDC0 phase offset[7:0]		2 の補数で表した NCO の POW。	0x0	R/W
0x031E	DDC0 Phase	[7:0]	DDC0 phase offset[15:8]		2の補数で表した NCOの POW。	0x0	R/W
0x031F	DDC0 Phase Offset 2	[7:0]	DDC0 phase offset[23:16]		2の補数で表した NCOの POW。	0x0	R/W
0x0320	DDC0 Phase Offset 3	[7:0]	DDC0 phase offset[31:24]		2の補数で表した NCOの POW。	0x0	R/W
0x0321	DDC0 Phase Offset 4	[7:0]	DDC0 phase offset[39:32]		2の補数で表した NCO の POW。	0x0	R/W
0x0322	DDC0 Phase Offset 5	[7:0]	DDC0 phase offset[47:40]		2 の補数で表した NCO の POW。	0x0	R/W
0x0327	DDC0 test enable	[7:3]	Reserved		予備。	0x0	R
		2	DDC0 Q output test mode enable		Q サンプルは常にテスト・モード B ブロックを使用します。テスト・モー ドは、チャンネル依存レジスタ 0x0550 のビット [3:0] を使って選択され ます。	0x0	R/W
				0	テスト・モードをディスエーブル。		
				1	テスト・モードをイネーブル。		
		1	Reserved		予備。	0x0	R
		0	DDC0 I output test mode enable		Iサンプルは常にテスト・モードAブロックを使用します。テスト・モー ドは、チャンネル依存レジスタ 0x0550 のビット [3:0] を使って選択され ます。	0x0	R/W
				0	テスト・モードをディスエーブル。		
				1	テスト・モードをイネーブル。		
0x0330	DDC1 control	7	DDC1 mixer select	0	実数ミキサー(I入力とQ入力は、同じ実数チャンネルから入力する必要 があります)。	0x0	R/W
				1	複素数ミキサー(IとQは、個別の実数および虚数直交ADC受信チャンネ ルから入力する必要があります。アナログ復調器の場合が該当します)。		
		6	DDC1 gain select		ゲインを使用して、入力信号をベースバンドまでミキシングすることに伴う6dBの損失を補償し、その負の成分を除去することができます。	0x0	R/W
				0	0 dB のゲイン。		
				1	6 dB のゲイン(2 倍)。		
		[5:4]	DDC1 IF mode			0x0	R/W
				00	可変 IF モード。		
				01	0HzIFモード。		
				10	f_{S} Hz IF \pm – $ec{ m F}_{\circ}$		
		1		11	テスト・モード。		
Addr	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
--------	----------------------	--------	--------------------------------	---------	---	-------	--------
	- Taino	3	DDC1 complex to real	Cotting		0x0	R/W
			enable				
				0	複素 (IとQ) 出力に有効なデータが含まれています。		
				1	実数(I) 出力のみ。複素数から実数への変換をイネーフル。実数への変換 には追加のfe ミキシングを使用します		
		[2:0]	DDC1 decimation rate		デシメーション・フィルタの選択。	0x0	R/W
			select				
				000	HB1+HB2フィルタの選択: デシメーション・レート2(複素数から実数への変換なくさ、ブル) またけデンパーション・レート2(複素数から実数へ		
					の変換をイネーノル)、またはアンメーション・レート4(複素数から美 教への変換をディスエーブル)。		
				001	HB1+HB2+HB3フィルタの選択: デシメーション・レート4(複素数から		
					実数への変換をイネーブル)、またはデシメーション・レート8(複素数		
					から実数への変換をディスエーブル)。		
				010	HB1 + HB2 + HB3 + HB4 フィルタの選択: デシメーション・レート 8 (複素 かか) 宇教 の の かゆ ちくさい ブリン こ またけ デシメーション・レート 8 (複素		
					(複素数から実数への変換をディスエーブル)。		
				011	HB1 フィルタの選択: デシメーション・レート1(複素数から実数への変換		
					をイネーブル)、またはデシメーション・レート2(複素数から実数への		
					変換をディスエーブル)。		
				100	HB1 + TB2 フィルタの選択: デシメーション・レート3 (複素数から実数への変換をイネーブル) またけデジメーション・レート6 (複素数から実		
					数への変換をディスエーブル)。		
				101	HB1 + HB2 + TB2 フィルタの選択: デシメーション・レート6(複素数から		
					実数への変換をイネーブル)、またはデシメーション・レート 12(複素数		
				110	から実数への変換をティスエーフル)。		
				110	HB1+HB2+HB3+IB2 ノイルタの選択: デジメーション・レート 12 (優素 数から実数への変換をイネーブル) またはデシメーション・レート 24		
					(複素数から実数への変換をディスエーブル)。		
				111	デシメーションはレジスタ 0x0331 のビット [7:4] によって決定されま		
					<i>t</i> .		
0x0331	DDC1 input select	[7:4]	DDC1 decimation rate select		レジスタ 0x0310 のビット [2:0] = 3'b111 のときのみ有効。	0x0	R/W
	Sereet		School	0000	TB2+HB4+HB3+HB2+HB1フィルタの選択: デシメーション・レート48		
					(複素数から実数への変換をディスエーブル)、またはデシメーション・		
					レート24(複素数から実数への変換をイネーブル)。		
				0010	FB2+HB1フィルタの選択:デシメーション・レート10(複素数から実数 のの変換をディスエーブル) またけデジメーション・レート5(複素数		
					から実数への変換をイネーブル)。		
				0011	FB2 + HB2 + HB1 フィルタの選択: デシメーション・レート 20(複素数から		
					実数への変換をディスエーブル)、またはデシメーション・レート 10 (複		
				0100	素数から実数への変換をイネーブル)。		
				0100	FB2+HB3+HB2+HB1 ノイルタの選択: アンメーション・レート 40 (複索 数から実数への変換をディスエーブル) またはデシメーション・レート		
					20 (複素数から実数への変換をイネーブル)。		
				0111	TB1 フィルタの選択: デシメーション・レート 3(デシメーション・レート		
					1.5 はサポートされていません)。		
				1000	FB2 + TB1 フィルタの選択: デシメーション・レート 15 (デシメーション・ レート 75 けサポート されていません)		
				1001	HB2 + FB2 + TB1 フィルタの選択: デシメーション・レート 30 (デシメーシ		
					ョン・レート15はサポートされていません)。		
		3	Reserved		予備。	0x0	R
		2	DDC1 Q input select			0x1	R/W
				0	チャンネル A。		
		1	Deserved	1	ナヤンネルB。	00	D
		1	DDC1 Linput select			0x0	R R/W
		0	DDC11 input select	0	チャンネル A。	0X1	10 11
				1	チャンネル B。		
0x0334	DDC1 NCO	[7:4]	DDC1 NCO channel select		エッジ制御のため、内部カウンタはレジスタ 0x0334 のビット [3:0] の値	0x0	R/W
	control		mode		に達するとラップします。		
				0000	レジスタ 0x0334、ビット [3:0] を使用。		
				0001	PIO_B0、GPIO_A0.		
				0010	GPIO_B1, GPIO_A1.		
				0011	GPIO_A1, GPIO_A0.		
				0100	GPIO RI GPIO AL GPIO PO GPIO AO		
				0110	GPIO RI GPIO RO GPIO AL GPIO AO		
				1000	GPIO A0 ピンの立上がりエッジで内部カウンタをインクリメント		
				1001	GPIO A1 ピンの立上がりエッジで内部カウンタをインクリメント。		
				1010	GPIO_B0 ピンの立上がりエッジで内部カウンタをインクリメント。		
				1011	GPIO_B1 ピンの立上がりエッジで内部カウンタをインクリメント。		

		DIV	DV N	0		. .	1.
Addr.	Name	Bit(S)	Bit Name	Setting		Reset	Access
		[3:0]	DDC1 NCO register map		NCO チャンネル選択レジスタのマップ制御。	0x0	R/W
			channel select	0000	NCOチャンされのた躍相		
				0000			
				0001			
				0010	NCO チャンネル 2 を選択。		
				0011	NCO チャンネル 3 を選択。		
				0100	NCO チャンネル 4 を選択。		
				0101	NCO チャンネル 5 を選択。		
				0110	NCO チャンネル6を選択。		
				0111	NCO チャンネル7を選択。		
				1000	NCO チャンネル 8 を選択。		
				1001	NCO チャンネル 9 を選択		
				1010	NCO チャンネル 10 た選択		
				1010			
				1011			
				1100	NCO デャンネル 12 を選択。		
				1101	NCO チャンネル 13 を選択。		
				1110	NCO チャンネル 14 を選択。		
				1111	NCO チャンネル 15 を選択。		
0x0335	DDC1 phase	[7:4]	Reserved		予備。	0x0	R
	control						
		[3:0]	DDC1 phase update index		位相とオフセットが更新された NCO チャンネルをインデックスします。更	0x0	R/W
					新方法は DDC 位相更新モードに基づいて決定され、連続更新以外はチップ		
					転送が必要になります。		
				0000	NCO チャンネル 0 を更新。		
				0001	NCO チャンネル 1 を更新。		
				0010	NCO チャンネル2を更新。		
				0011	NCO チャンネル3を更新。		
0x0336	DDC1 Phase	[7:0]	DDC1 phase increment[7:0]		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数	0x0	R/W
	Increment 0				= (DDC 位相インクリメント×fs)/2 ⁴⁸ 。		
0x0337	DDC1 Phase	[7:0]	DDC1 phase		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数	0x0	R/W
	Increment 1		increment[15:8]		= (DDC 位相インクリメント×fs)/2 ⁴⁸ 。		
0x0338	DDC1 Phase	[7:0]	DDC1 phase		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数	0x0	R/W
	Increment 2		increment[23:16]		= (DDC 位相インクリメント×fs)/2 ⁴⁸ 。		
0x0339	DDC1 Phase	[7:0]	DDC1 phase		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数	0x0	R/W
	Increment 3		increment[31:24]		= (DDC 位相インクリメント×fs)/2 ⁴⁸ 。		
0x033A	DDC1 Phase	[7:0]	DDC1 phase		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数	0x0	R/W
	Increment 4		increment[39:32]		= (DDC 位相インクリメント×fs)/2 ⁴⁸ 。		
0x033B	DDC1 Phase	[7:0]	DDC1 phase		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数	0x0	R/W
	Increment 5		increment[47:40]		= (DDC 位相インクリメント×fs)/2 ⁴⁸ 。		
0x033D	DDC1 Phase	[7:0]	DDC1 phase offset[7:0]		2の補数で表した NCO の POW。	0x0	R/W
	Offset 0		1				
0x033E	DDC1 Phase	[7:0]	DDC1 phase offset[15:8]		2 の補数で表した NCO の POW。	0x0	R/W
	Offset 1						
0x033F	DDC1 Phase	[7:0]	DDC1 phase offset[23:16]		2の補数で表した NCO の POW。	0x0	R/W
	Offset 2	1 03					
0x0340	DDC1 Phase	[7:0]	DDC1 phase offset[31:24]		2 の 補数 で 表 し た NCO の POW。	0x0	R/W
0x0341	DDC1 Phase	[7:0]	DDC1 phase offset[39:32]		2の補粉で表した NCO の POW	0x0	R/W
070341	Offset 4	[7.0]	DDC1 phase offset[57.52]		2 Omm C C C C NCO O TOW.	0.00	IC W
0x0342	DDC1 Phase	[7:0]	DDC1 phase offset[47:40]		2の補数で表した NCO の POW。	0x0	R/W
	Offset 5		· · ·				
0x0347	DDC1 test enable	[7:3]	Reserved		予備。	0x0	R
		2	DDC1 Q output test mode		Q サンプルは常にテスト・モード B ブロックを使用します。テスト・モー	0x0	R/W
			enable		ドは、チャンネル依存レジスタ 0x0550 のビット [3:0] を使って選択され		
					ます。		
				0	テスト・モードをディスエーブル。		
				1	テスト・モードをイネーブル。		
		1	Reserved		予備。	0x0	R
		0	DDC1 Loutput test mode		【サンプルは常にテスト・モード A ブロックを使用します テスト・モー	0x0	R/W
		-	enable		ドは、チャンネル依存レジスタ 0x0550 のビット「3:0」を使って選択され		
					ます。		
				0	テスト・モードをディスエーブル。		
				1	テスト・モードをイネーブル。		

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0350	DDC2 control	7	DDC2 mixer select			0x0	R/W
				0	実数ミキサー(I入力とQ入力は、同じ実数チャンネルから入力する必要		
					があります)。		
				1	複素数ミキサー(I と Q は、個別の実数およい虚数 国父 ADC 受信 デャンネールから入力する必要があります。アナログ復調器)。		
		6	DDC2 gain select		ゲインを使用して、入力信号をベースバンドまでミキシングすることに伴	0x0	R/W
					う6dBの損失を補償し、その負の成分を除去することができます。		
				0	0 dB のゲイン。		
				1	6 dB のゲイン(2 倍)。		
		[5:4]	DDC2 IF mode		0x0	R/W	
				00	可変 IF モード。		
				01	0 Hz IF $\pm - k_0$		
				10	fs Hz IF モード。		
				11	テスト・モード。		
		3	DDC2 complex to real			0x0	R/W
			enable	0	考ま (1) の) 川上にたせんざ たいみよしていよよ		
				0	俊奈(IとQ)出力に有効なデータからよれています。 実教(D)出土のた。海事教会と実教。の恋絶たくさ。ブルー実教。の恋絶		
				1	夫剱(I) 四刀のみ。複素剱から夫剱への変換をイネーフル。夫剱への変換 には追加の fx ミキシングを使用します。		
		[2:0]	DDC2 decimation rate		デシメーション・フィルタの選択。	0x0	R/W
			select				
				000	HB1+HB2 フィルタの選択: デシメーション・レート2(複素数から実数への変換なくさ、ブル) またはデンビーション・レート2(複素数から実数へ		
					の変換をイネーフル)、またはアジメージョン・レート4(複系数がら美 数への変換をディスエーブル)。		
				001	HB1 + HB2 + HB3 フィルタの選択: デシメーション・レート4(複素数から		
					実数への変換をイネーブル)、またはデシメーション・レート8(複素数		
					から実数への変換をディスエーブル)。		
				010	HB1+HB2+HB3+HB4フィルタの選択: デシメーション・レート8(複素 物から実物への変換をイネーブル) またけデジメーション・レート16		
					(複素数から実数への変換をディスエーブル)。		
				011	HB1 フィルタの選択: デシメーション・レート1(複素数から実数への変換		
					をイネーブル)、またはデシメーション・レート2(複素数から実数への		
				100	変換をディスエーブル)。		
				100	HB1 + TB2 フィルタの選択: テジメーション・レート3 (複素数から実数への変換をイネーブル) またけデジメーション・レート6 (複素数から実		
					数への変換をディスエーブル)。		
				101	HB1 + HB2 + TB2 フィルタの選択: デシメーション・レート 6 (複素数から		
					実数への変換をイネーブル)、またはデシメーション・レート 12(複素数		
				110	から美数への変換をディスエーノル)。		
				110	HB1+HB2+HB5+HB2/1/2の選択: アジターション・レート 12 (複系) 数から実数への変換をイネーブル)、またはデシメーション・レート 24		
					(複素数から実数への変換をディスエーブル)。		
				111	デシメーションはレジスタ 0x0351 のビット [7:4] によって決定されま		
0.0051	D.D.GAL	111					
0x0351	select	[/:4]	select		レンスク 0x0510 のビット [2:0] = 5'b111 のときのみ有効。	UXU	K/W
				000	TB2+HB4+HB3+HB2+HB1 フィルタの選択: デシメーション・レート 48		
					(複素数から実数への変換をディスエーブル)、またはデシメーション・		
				0010	レード 24 (技糸数//・り天数ヘリ変換をイイーノル)。 FR2 + HR1 フィルタの選択・デシメーション・レート 10 (海事粉か) 中粉		
				0010	FB2 + HB1 ノイルタの選択: ノンメーション・レート 10 (後系数から実数 への変換をディスエーブル) 、またはデシメーション・レート 5 (複素数		
					から実数への変換をイネーブル)。		
				011	FB2+HB2+HB1フィルタの選択: デシメーション・レート 20 (複素数から		
					実数への変換をディスエーブル) 、またはデシメーション・レート 10 (複 ま教から宝粒への変換をイネーブル)		
				100	$R_{X,X}$ (の変換とす ホーラル)。 $R_{2} + HR_{3} + HR_{2} + HR_{1} = 7 \chi h y g m ~ 2 \chi h v = 1 \chi h v + 1 \chi h \chi h \chi h h \chi h \chi h h \chi h \chi h \chi h \chi$		
				100	数から実数への変換をディスエーブル)、またはデシメーション・レート		
					20(複素数から実数への変換をイネーブル)。		
		3	Reserved		予備。	0x0	R
		2	DDC2 Q input select			0x0	R/W
				0	テャンネル A。		
		1	Decomrod	1	アヤンベル B。 マ.曲	0.00	D
		1	DDC2 Linput cole -+		丁"佣。	0x0	К р/ш/
		0	DDC2 I input select	0	チャンネル A.	0.00	r./ vv
				1	チャンネル B。		

Addr. 0x0354	Name DDC2 NCO	Bit(s) [7:4]	Bit Name DDC2 NCO channel select	Setting	Description エッジ制御のため、内部カウンタはレジスタ 0x0354 のビット [3:0] の値	Reset 0x0	Access R/W
	control		mode	0000	に達するとラップします。		
				0000	レジスタ 0x0354、ビット [3:0] を使用。		
				0001	GPIO_BO, GPIO_AO.		
				0010	GPIO_BI, GPIO_AI.		
				0110	GPIO_AI, GPIO_A0.		
				0100	GPIO_BI, GPIO_BO.		
				0101	GPIO_BI、GPIO_AI、GPIO_BO、GPIO_A0		
				0110	GPIO_BI, GPIO_BO, GPIO_AI, GPIO_AO		
				1000	GPIO_A0 ビンの立上がりエッジで内部カワンタをイングリメント。		
				1001	GPIO_A1 ビンの立上がりエッジで内部カウンタをインクリメント。		
				1010	GPIO_BO ビンの立上かりエッジで内部カワンタをインクリメント。		
		58.03	PDG2 MGG	1011	GPIO_BI ビンの立上かりエッジで内部カワンタをインクリメント。		
		[3:0]	channel select	0000	NCOチャンネル選択レジスタのマップ制御。	0x0	R/W
				0000	NCO ナヤンネル 0 を選択。		
				0001	NCO チャンネル1を選択。		
				0010	NCO チャンネル 2 を選択。		
				0011	NCO チャンネル 3 を選択。		
				0100	NCO チャンネル 4 を選択。		
				0101	NCO チャンネル 5 を選択。		
				0110	NCO チャンネル 6を選択。		
				0111	NCO チャンネル 7 を選択。		
				1000	NCO チャンネル 8 を選択。		
				1001	NCO チャンネル 9 を選択。		
				1010	NCO チャンネル 10 を選択。		
				1011	NCO チャンネル 11 を選択。		
				1100	NCO チャンネル 12 を選択。		
				1101	NCO チャンネル 13 を選択。		
				1110	NCO チャンネル 14 を選択。		
				1111	NCO チャンネル 15 を選択。		
0x0355	DDC2 phase control	[7:4]	Reserved		予備。	0x0	R
		[3:0]	DDC2 phase update index		位相とオフセットが更新された NCO チャンネルをインデックスします。更	0x0	R/W
					新方法はDDC 位相更新モードに基づいて決定され、連続更新以外はチップ 転送が必要にたります		
				0000	NCO チャンネル 0 を更新		
				0001	NCO チャンネル1 を更新。		
				0010	NCO f_{μ} χ_{μ}		
				0010	NCO チャンネル 2 を更新。 NCO チャンネル 3 を更新		
0x0356	DDC2 Phase	[7:0]	DDC2 phase increment[7:0]	0011	FW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数	0x0	R/W
0.0257	DD C2 Pl	(7.0)	DDCA 1		$= (DDC 1/(H1 / 2/) / 2/(K \times f_S)/2^{46})$	0.0	D AV
0x0357	Increment 1	[7:0]	DDC2 phase increment[15:8]		FIW。NCO 0 2 の補数の位相インクリメント値。 復素数ミキシング 周波数 = (DDC 位相インクリメント×fs)/2 ⁴⁸ 。	0x0	R/W
0x0358	DDC2 Phase Increment 2	[7:0]	DDC2 phase increment[23:16]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント×fs)/2 ⁴⁸ 。	0x0	R/W
0x0359	DDC2 Phase Increment 3	[7:0]	DDC2 phase increment[31:24]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント × fs)/2 ⁴⁸ 。	0x0	R/W
0x035A	DDC2 Phase Increment 4	[7:0]	DDC2 phase increment[39:32]		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント×fs)/2 ⁴⁸ 。	0x0	R/W
0x035B	DDC2 Phase Increment 5	[7:0]	DDC2 phase increment[47:40]		FTW。NCOの2の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント x fa)/2 ⁴⁸ 。	0x0	R/W
0x035D	DDC2 Phase Offset 0	[7:0]	DDC2 phase offset[7:0]		2 の補数で表した NCO の POW。	0x0	R/W
0x035E	DDC2 Phase Offset 1	[7:0]	DDC2 phase offset[15:8]		2の補数で表した NCO の POW。	0x0	R/W
0x035F	DDC2 Phase Offset 2	[7:0]	DDC2 phase offset[23:16]		2の補数で表した NCOの POW。	0x0	R/W
0x0360	DDC2 Phase Offset 3	[7:0]	DDC2 phase offset[31:24]		2の補数で表した NCOの POW。	0x0	R/W
0x0361	DDC2 Phase Offset 4	[7:0]	DDC2 phase offset[39:32]		2の補数で表した NCO の POW。	0x0	R/W

Addr	Name	Rit(s)	Bit Name	Setting	Description	Reset	Access
0x0362	DDC2 Phase	[7:0]	DDC2 phase offset[47:40]	Octaing	2の補料で表した NCO の POW	0x0	R/W
	Offset 5	[]	[
0x0367	DDC2 test enable	[7:3]	Reserved		予備。	0x0	R
		2	DDC2 Q output test mode		Q サンプルは常にテスト・モード B ブロックを使用します。テスト・モー	0x0	R/W
			enable		ドは、チャンネル依存レジスタ 0x0550 のビット [3:0] を使って選択され		
				0	より。		
				1	$7 \wedge r \cdot r$		
		1	Reserved	1	ノスト・モートをイオーフル。	0x0	R
		0	DDC2 Loutput test mode		」 畑。 【サンプルけ党にテスト・モード & ブロックを使用します テスト・モー	0x0	R/W
		Ŭ	enable		ドは、チャンネル依存レジスタ 0x0550 のビット [3:0] を使って選択され	0.10	10 11
					ます。		
				0	テスト・モードをディスエーブル。		
				1	テスト・モードをイネーブル。		
0x0370	DDC3 control	7	DDC3 mixer select			0x0	R/W
				0	実数ミキサー(I入力とQ入力は、同じ実数チャンネルから入力する必要		
				1	かめりよう)。		
				1	「後系数ミキリー(ICQは、画別の実数ねよび虚数直叉 ADC 支信サキンネールから入力する必要があります。アナログ復調器の場合が該当します)		
		6	DDC3 gain select		ゲインを使用して、入力信号をベースバンドまでミキシングすることに伴	0x0	R/W
					う6dBの損失を補償し、その負の成分を除去することができます。		
				0	0 dB のゲイン。		
				1	6 dB のゲイン(2 倍)。		
		[5:4]	DDC3 IF mode			0x0	R/W
				00	可変 IF モード。		
				01	0HzIFモード。		
				10	fs Hz IF モード。		
				11	テスト・モード。		
		3	DDC3 complex to real			0x0	R/W
			enable	0	複素 (IとQ) 出力に有効なテータが含まれています。		
				1	実数(I) 出刀のみ。 復素数から実数への変換をイネーフル。実数への変換 にけ追加の fa ミキシングを使用します		
		[2:0]	DDC3 decimation rate		デシメーション・フィルタの選択	0x0	R/W
		[2:0]	select	000	HB1+HB2フィルタの選択・デシメーション・レート2(複素数から実数へ	0.10	10 11
					の変換をイネーブル)、またはデシメーション・レート4(複素数から実		
					数への変換をディスエーブル)。		
				001	HB1+HB2+HB3 フィルタの選択: デシメーション・レート4(複素数から		
					美数への変換をイネーブル) 、またはアジメーション・レート8(復素数 から実教への変換をディスエーブル)		
				010	HB1 + HB2 + HB3 + HB4 フィルタの選択・デシメーション・レート 8 (複要)		
					数から実数への変換をイネーブル)、またはデシメーション・レート 16		
					(複素数から実数への変換をディスエーブル)。		
				011	HB1フィルタの選択: デシメーション・レート1(複素数から実数への変換		
					をイネーブル)、またはデシメーション・レート2(複素数から実数への		
				100	友快でノイハム・ノル)。 HB1+TB2フィルタの選択・デジメーション・レート3(複志教から主教へ		
				100	の変換をイネーブル)、またはデシメーション・レート6(複素数から実		
					数への変換をディスエーブル)。		
				101	HB1+HB2+TB2フィルタの選択: デシメーション・レート6(複素数から		
					夫奴への変換をイネーフル)、またはデシメーション・レート 12(複素数)		
				110	* シヘメ *** 冬床 こ / 1 / ** / 1 / ** / ** / ** / ** / **		
					数から実数への変換をイネーブル)、またはデシメーション・レート 24		
					(複素数から実数への変換をディスエーブル)。		
				111	デシメーションはレジスタ 0x0371 のビット [7:4] によって決定されま		
0.0271	DDC2	17.47	DDC2 1			0.0	D AV
0x0371	DDC3 input select	[7:4]	DDC3 decimation rate	000	レジスタ 0x0310 のビット [2:0] = 3'b111 のときのみ有効。	0x0	R/W
				000	TB2 + HB4 + HB3 + HB2 + HB1 フィルタの選択: アジメーション・レート 48 (複素数から実数への変換をディスエーブル) またはデシメーション・		
					レート24(複素数から実数への変換をイネーブル)。		
				010	FB2 + HB1 フィルタの選択: デシメーション・レート 10(複素数から実数		
					への変換をディスエーブル)、またはデシメーション・レート5(複素数		
				011	から実数への変換をイネーブル)。		
				011	FB2+HB2+HB1 フィルタの選択: テシメーション・レート 20 (複素数から) ま数への変換をディスエーブル) またけデンメーション・レート 10 (準		
					素数から実数への変換をイネーブル)。		
				100	FB2+HB3+HB2+HB1フィルタの選択: デシメーション・レート40(複素		
					数から実数への変換をディスエーブル)、またはデシメーション・レート		
			D 1		20(復素数から実数への変換をイネーブル)。	0.0	
	1	1.5	Keservea	1	T71m.	L UXO	K

Addr	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
/ lddi.	Numo	2	DDC3 O input select	County		0x1	R/W
				0	チャンネル A。		
				1	チャンネル B。		
		1	Reserved		予備。	0x0	R
		0	DDC3 I input select			0x1	R/W
				0	チャンネル A。		
				1	チャンネル B。		
0x0374	DDC3 NCO control	[7:4]	DDC3 NCO channel select mode		エッジ制御のため、内部カウンタはレジスタ 0x0374 のビット [3:0] の値 に達するとラップします。	0x0	R/W
				0000	レジスタ 0x0374、ビット [3:0] を使用。		
				0001	GPIO BO, GPIO AO.		
				0010	GPIO B1, GPIO A1.		
				0011	GPIO A1, GPIO A0.		
				0100	GPIO B1, GPIO B0.		
				0101	GPIO_B1、GPIO_A1、GPIO_B0、GPIO_A0		
				0110	GPIO B1, GPIO B0, GPIO A1, GPIO A0		
				1000	GPIO A0 ピンの立上がりエッジで内部カウンタをインクリメント。		
				1001	GPIO A1 ピンの立上がりエッジで内部カウンタをインクリメント。		
				1010	GPIO B0 ピンの立上がりエッジで内部カウンタをインクリメント。		
				1011	GPIO B1 ピンの立上がりエッジで内部カウンタをインクリメント。		
		[3:0]	DDC3 NCO register map		NCO チャンネル選択レジスタのマップ制御。	0x0	R/W
			enamer sereet	0000	NCO チャンネル 0 を選択。		
				0001	NCO チャンネル 1 を選択。		
				0010	NCO チャンネル 2 を選択。		
				0011	NCO チャンネル 3 を選択。		
				0100	NCO チャンネル4 を選択		
				0101	NCO チャンネル 5 を選択。		
				0110	NCO チャンネル 6 を選択。		
				0111	NCO チャンネル 7 を選択。		
				1000	NCO チャンネル 8 を選択。		
				1001	NCO チャンネル 9 を選択。		
				1010	NCO チャンネル 10 を選択。		
				1011	NCO チャンネル 11 を選択。		
				1100	NCO チャンネル 12 を選択。		
				1101	NCO チャンネル 13 を選択。		
				1110	NCO チャンネル 14 を選択。		
				1111	NCO チャンネル 15 を選択		
0x0375	DDC3 phase	[7:4]	Reserved		予備。	0x0	R
	control	[]			2 MIC		
		[3:0]	DDC3 phase update index		位相とオフセットが更新された NCO チャンネルをインデックスします。更 新方法は DDC 位相更新モードに基づいて決定され、連続更新以外はチップ 転送が必要になります。	0x0	R/W
				0000	NCO チャンネル 0 を更新。		
				0001	NCO チャンネル1を更新。		
				0010	NCO チャンネル2を更新。		
				0011	NCO チャンネル3を更新。		
0x0376	DDC3 Phase Increment 0	[7:0]	DDC3 phase increment[7:0]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント × f _s)/2 ⁴⁸ 。	0x0	R/W
0x0377	DDC3 Phase Increment 1	[7:0]	DDC3 phase increment[15:8]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント × fs)/2 ⁴⁸ 。	0x0	R/W
0x0378	DDC3 Phase Increment 2	[7:0]	DDC3 phase increment[23:16]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント × fs)/2 ⁴⁸ 。	0x0	R/W
0x0379	DDC3 Phase Increment 3	[7:0]	DDC3 phase increment[31:24]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント × f _s)/2 ⁴⁸ 。	0x0	R/W
0x037A	DDC3 Phase Increment 4	[7:0]	DDC3 phase increment[39:32]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント×fs)/2 ⁴⁸ 。	0x0	R/W
0x037B	DDC3 Phase Increment 5	[7:0]	DDC3 phase increment[47:40]		FTW。NCO の 2 の補数の位相インクリメント値。複素数ミキシング周波数 = (DDC 位相インクリメント × fs)/2 ⁴⁸ 。	0x0	R/W
0x037D	DDC3 Phase Offset 0	[7:0]	DDC3 phase offset[7:0]		2 の補数で表した NCO の POW。	0x0	R/W

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x037E	DDC3 Phase Offset 1	[7:0]	DDC3 phase offset[15:8]		2の補数で表した NCOの POW。	0x0	R/W
0x037F	DDC3 Phase Offset 2	[7:0]	DDC3 phase offset[23:16]		2の補数で表した NCOの POW。	0x0	R/W
0x0380	DDC3 Phase Offset 3	[7:0]	DDC3 phase offset[31:24]		2の補数で表した NCOの POW。	0x0	R/W
0x0381	DDC3 Phase Offset 4	[7:0]	DDC3 phase offset[39:32]		2の補数で表した NCOの POW。	0x0	R/W
0x0382	DDC3 Phase Offset 5	[7:0]	DDC3 phase offset[47:40]		2 の補数で表した NCO の POW。	0x0	R/W
0x0387	DDC3 test enable	[7:3]	Reserved		予備。	0x0	R
		2	DDC3 Q output test mode enable	0	Q サンプルは常にテスト・モード B ブロックを使用します。テスト・モードは、チャンネル依存レジスタ 0x0550 のビット [3:0] を使って選択されます。 テスト・モードをディスエーブル。 テスト・モードをイネーブル。	0x0	R/W
		1	Reserved		予備。	0x0	R
		0	DDC3 I output test mode enable	0	Iサンプルは常にテスト・モードAブロックを使用します。テスト・モードは、チャンネル依存レジスタ 0x0550 のビット [3:0] を使って選択されます。 テスト・モードをディスエーブル。 テスト・モードをイネーブル。	0x0	R/W
0x0390	DDC0 Phase Increment Frac A0	[7:0]	DDC0 Phase Increment Frac A[7:0]		位相アキュムレータ MAW の分子補正項。	0x0	R/W
0x0391	DDC0 Phase Increment Frac	[7:0]	DDC0 Phase Increment Frac A[15:8]		MAW の分子補正項。	0x0	R/W
0x0392	DDC0 Phase Increment Frac A2	[7:0]	DDC0 Phase Increment Frac A[23:16]		MAW の分子補正項。	0x0	R/W
0x0393	DDC0 Phase Increment Frac A3	[7:0]	DDC0 Phase Increment Frac A[31:24]		MAW の分子補正項。	0x0	R/W
0x0394	DDC0 Phase Increment Frac A4	[7:0]	DDC0 Phase Increment Frac A[39:32]		MAW の分子補正項。	0x0	R/W
0x0395	DDC0 Phase Increment Frac A5	[7:0]	DDC0 Phase Increment Frac A[47:40]		MAW の分子補正項。	0x0	R/W
0x0398	DDC0 Phase Increment Frac B0	[7:0]	DDC0 Phase Increment Frac B[7:0]		位相アキュムレータ MBW の分母補正項。	0x0	R/W
0x0399	DDC0 Phase Increment Frac B1	[7:0]	DDC0 Phase Increment Frac B[15:8]		MBW の分母補正項。	0x0	R/W
0x039A	DDC0 Phase Increment Frac B2	[7:0]	DDC0 Phase Increment Frac B[23:16]		MBW の分母補正項。	0x0	R/W
0x039B	DDC0 Phase Increment Frac B3	[7:0]	DDC0 Phase Increment Frac B[31:24]		MBW の分母補正項。	0x0	R/W
0x039C	DDC0 Phase Increment Frac B4	[7:0]	DDC0 Phase Increment Frac B[39:32]		MBW の分母補正項。	0x0	R/W
0x039D	DDC0 Phase Increment Frac B5	[7:0]	DDC0 Phase Increment Frac B[47:40]		MBW の分母補正項。	0x0	R/W
0x03A0	DDC1 Phase Increment Frac A0	[7:0]	DDC1 Phase Increment Frac A[7:0]		MAW の分子補正項。	0x0	R/W
0x03A1	DDC1 Phase Increment Frac A1	[7:0]	DDC1 Phase Increment Frac A[15:8]		MAW の分子補正項。	0x0	R/W

						-	
Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x03A2	DDC1 Phase Increment Frac A2	[7:0]	DDC1 Phase Increment Frac A[23:16]		MAW の分子補正項。	0x0	R/W
0x03A3	DDC1 Phase Increment Frac A3	[7:0]	DDC1 Phase Increment Frac A[31:24]		MAW の分子補正項。	0x0	R/W
0x03A4	DDC1 Phase Increment Frac A4	[7:0]	DDC1 Phase Increment Frac A[39:32]		MAWの分子補正項。	0x0	R/W
0x03A5	DDC1 Phase Increment Frac A5	[7:0]	DDC1 Phase Increment Frac A[47:40]		MAWの分子補正項。	0x0	R/W
0x03A8	DDC1 Phase Increment Frac B0	[7:0]	DDC1 Phase Increment Frac B[7:0]		MBW の分母補正項。	0x0	R/W
0x03A9	DDC1 Phase Increment Frac B1	[7:0]	DDC1 Phase Increment Frac B[15:8]		MBW の分母補正項。	0x0	R/W
0x03AA	DDC1 Phase Increment Frac B2	[7:0]	DDC1 Phase Increment Frac B[23:16]		MBW の分母補正項。	0x0	R/W
0x03AB	DDC1 Phase Increment Frac B3	[7:0]	DDC1 Phase Increment Frac B[31:24]		MBW の分母補正項。	0x0	R/W
0x03AC	DDC1 Phase Increment Frac B4	[7:0]	DDC1 Phase Increment Frac B[39:32]		MBWの分母補正項。	0x0	R/W
0x03AD	DDC1 Phase Increment Frac B5	[7:0]	DDC1 Phase Increment Frac B[47:40]		MBWの分母補正項。	0x0	R/W
0x03B0	DDC2 Phase Increment Frac A0	[7:0]	DDC2 Phase Increment Frac A[7:0]		MAW の分子補正項。	0x0	R/W
0x03B1	DDC2 Phase Increment Frac A1	[7:0]	DDC2 Phase Increment Frac A[15:8]		MAW の分子補正項。	0x0	R/W
0x03B2	DDC2 Phase Increment Frac A2	[7:0]	DDC2 Phase Increment Frac A[23:16]		MAW の分子補正項。	0x0	R/W
0x03B3	DDC2 Phase Increment Frac A3	[7:0]	DDC2 Phase Increment Frac A[31:24]		MAW の分子補正項。	0x0	R/W
0x03B4	DDC2 Phase Increment Frac A4	[7:0]	DDC2 Phase Increment Frac A[39:32]		MAW の分子補正項。	0x0	R/W
0x03B5	DDC2 Phase Increment Frac A5	[7:0]	DDC2 Phase Increment Frac A[47:40]		MAW の分子補正項。	0x0	R/W
0x03B8	DDC2 Phase Increment Frac B0	[7:0]	DDC2 Phase Increment Frac B[7:0]		MBWの分母補正項。	0x0	R/W
0x03B9	DDC2 Phase Increment Frac B1	[7:0]	DDC2 Phase Increment Frac B[15:8]		MBWの分母補正項。	0x0	R/W
0x03BA	DDC2 Phase Increment Frac B2	[7:0]	DDC2 Phase Increment Frac B[23:16]		MBW の分母補正項。	0x0	R/W
0x03BB	DDC2 Phase Increment Frac B3	[7:0]	DDC2 Phase Increment Frac B[31:24]		MBW の分母補正項。	0x0	R/W
0x03BC	DDC2 Phase Increment Frac B4	[7:0]	DDC2 Phase Increment Frac B[39:32]		MBW の分母補正項。	0x0	R/W
0x03BD	DDC2 Phase Increment Frac B5	[7:0]	DDC2 Phase Increment Frac B[47:40]		MBWの分母補正項。	0x0	R/W

AD9689

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x03C0	DDC3 Phase Increment Frac A0	[7:0]	DDC3 Phase Increment Frac A[7:0]		MAW の分子補正項。	0x0	R/W
0x03C1	DDC3 Phase Increment Frac A1	[7:0]	DDC3 Phase Increment Frac A[15:8]		MAW の分子補正項。	0x0	R/W
0x03C2	DDC3 Phase Increment Frac A2	[7:0]	DDC3 Phase Increment Frac A[23:16]		MAW の分子補正項。	0x0	R/W
0x03C3	DDC3 Phase Increment Frac A3	[7:0]	DDC3 Phase Increment Frac A[31:24]		MAW の分子補正項。	0x0	R/W
0x03C4	DDC3 Phase Increment Frac A4	[7:0]	DDC3 Phase Increment Frac A[39:32]		MAW の分子補正項。	0x0	R/W
0x03C5	DDC3 Phase Increment Frac A5	[7:0]	DDC3 Phase Increment Frac A[47:40]		MAW の分子補正項。	0x0	R/W
0x03C8	DDC3 Phase Increment Frac B0	[7:0]	DDC3 Phase Increment Frac B[7:0]		MBW の分母補正項。	0x0	R/W
0x03C9	DDC3 Phase Increment Frac B1	[7:0]	DDC3 Phase Increment Frac B[15:8]		MBW の分母補正項。	0x0	R/W
0x03CA	DDC3 Phase Increment Frac B2	[7:0]	DDC3 Phase Increment Frac B[23:16]		MBW の分母補正項。	0x0	R/W
0x03CB	DDC3 Phase Increment Frac B3	[7:0]	DDC3 Phase Increment Frac B[31:24]		MBW の分母補正項。	0x0	R/W
0x03CC	DDC3 Phase Increment Frac B4	[7:0]	DDC3 Phase Increment Frac B[39:32]		MBW の分母補正項。	0x0	R/W
0x03CD	DDC3 Phase Increment Frac B5	[7:0]	DDC3 Phase Increment Frac B[47:40]		MBW の分母補正項。	0x0	R/W

デジタル出力とテスト・モード

表 51.

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0550	ADC test mode control (local)	7	User pattern selection		テスト・モードのユーザー・パターン選択。このビットはレジスタ 0x0550 のビッ ト [3:0] =4' b1000 (ユーザー入力モード) の場合のみ使われ、それ以外は無視さ れます。ユーザー・パターン1は、ユーザー・パターン1 MSB レジスタ (0x0552) とユーザー・パターン1 LSB レジスタ (0x0551) に格納されます。ユー ザー・パターン2 は、ユーザー・パターン2 MSB レジスタ (0x0554) とユーザ ー・パターン2 LSB レジスタ (0x0553) に格納されます。	0x0	R/W
				0	連続/繰り返しパターン。各ユーザー・パターン(1、2、3、4)が1クロッ ク・サイクルずつ出力上に現れるようにして、それを繰り返します(次のユー ザー・パターンを出力:1、2、3、4、1、2、3、4、1、2、3、4、…)。 シングル・パターン。各ユーザー・パターン(1、2、3、4)が1クロック・サ イクルずつ出力上に現れるようにし、その後はすべてゼロを出力します(次の ユーザー・パターンを出力:1、2、3、4を出力後にすべてゼロを出力)。		
		6	Reserved		予備。	0x0	R
		5	5 Reset PN long generator 0 1	0	テスト・モード用ロング疑似乱数 (Pseudorandom Number: PN) テスト・ジェネ レータのリセット。 ロング PN をイネーブル。 ロング PN をリセット状態に保持。	0x0	R/W
		4	Reset PN short generator	0 1	テスト・モード用ショート疑似乱数 (Pseudorandom Number: PN) テスト・ジェ ネレータのリセット。 ショート PN をイネーブル。 ショート PN をリセット状態に保持。	0x0	R/W

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
		[3:0]	Test mode selection	coung	テスト・モードの生成選択	0x0	R/W
		[5.0]	rest mode selection	0000	オフ (通常動作)	0.10	10 11
				0001			
				0010			
				0010	上のフルスケール。		
				0100			
				0100	$\lambda \lambda \lambda \gamma \gamma$		
				0101	$PN \mathcal{Y} = \mathcal{Y} \mathcal{Y} \mathcal{X} (\Box \mathcal{Y} \mathcal{Y})_{\circ}$		
				0110	$PN \overline{\mathcal{Y}} - \overline{\mathcal{Y}} \overline{\mathcal{Y}} \overline{\mathcal{Y}} = -\overline{P}$		
				0111	$1/0 \mathcal{D} - \mathcal{F} \cdot \mathcal{F} \mathcal{D} \mathcal{V}_{o}$		
				1000	ユーザー・バターン・テスト・モード (レジスタ 0x0550 のビット 7 およびユー		
					$y = \cdot (\sqrt{y} = y)$, $y = \cdot (\sqrt{y} = y)$.		
				1111	ハク・シャレンハクとともに使用)。		
0::0551	Usar Pottarn 1	[7:0]	Usor Dottorn 1[7:0]	1111		0.00	DAV
0x0551	LSB	[7.0]	User Fattern 1[7.0]		ユーリ・ノスト・ハクーン100取下位ハイト。	0.00	K/ W
0x0552	User Pattern 1	[7:0]	User Pattern 1[15:8]		ユーザ・テスト・パターン1の最上位バイト。	0x0	R/W
	MSB						
0x0553	User Pattern 2	[7:0]	User Pattern 2[7:0]		ユーザ・テスト・パターン2の最下位バイト。	0x0	R/W
0-0554	LSB	[7:0]	U D-# 2[15-9]			00	DAV
0x0554	User Pattern 2 MSB	[7:0]	User Pattern 2[15:8]		ユーザ・アスト・ハターシ2の最上位ハイト。	0x0	K/W
0x0555	User Pattern 3	[7:0]	User Pattern 3[7:0]		ユーザ・テスト・パターン3の最下位バイト	0x0	R/W
	LSB	[]					
0x0556	User Pattern 3	[7:0]	User Pattern 3[15:8]		ユーザ・テスト・パターン3の最上位バイト。	0x0	R/W
	MSB	(7 , 0)	YY 10 (17 0)				
0x0557	User Pattern 4	[7:0]	User Pattern 4[7:0]		ユーザ・テスト・パターン4の最下位バイト。	0x0	R/W
0x0558	LSD User Pattern A	[7:0]	User Pattern 4[15:8]		コーザ・テスト・パターンムの基下上位バイト	0x0	R/W
0x0550	MSB	[7.0]	03011200114[15:0]			0.00	K/ W
0x0559	Output Mode	[7:4]	Converter control			0x0	R/W
	Control 1		Bit 1 selection				
				0000	ロー (1 ^b 0) に接続。		
				0001	オーバーレンジ・ビット。		
				0010	信号モニタ・ビット。		
				0011	高速検出(FD)ビット。		
				0101	SYSREF _o		
		[3:0]	Converter control Bit 0 selection			0x0	R/W
			Bit 0 selection	0000	ロー (150) に接続		
				0001	オーバーレンジ・ビット		
				0010	信号エニタ・ビット		
				0011	「		
				0101	SYSREF		
0x055A	Output Mode	[7.4]	Reserved	0101	う iSite is a second s	0x0	R
0.000071	Control 2	[7.4]	Reserved		1 http:/	0.00	ĸ
		[3:0]	Converter control			0x1	R/W
			Bit 2 selection				
				0000	ロー (160) に接続。		
				0001	オーバーレンジ・ビット。		
				0010	信号モニタ・ビット。		
				0011	高速検出(FD)ビット。		
0.05(1	0, 1, 1	[7, 2]	D 1	0101		0.0	DAV
0x0561	Out sample mode	[7:3]	Reserved			0x0	R/W
		2	Sample invert			0x0	R/W
				0	ADC サンフル・データを反転しません。		
				1	ADC サンブル・データを反転します。		
		[1:0]	Data format select			0x1	R/W
				00	オフセット・バイナリ。		
				01	2の補数(デフォルト)。		
0x0562	Out overrange	[7:0]	Data format overrange clear		オーバーレンジ・クリア・ビット(仮想コンバータ1個ごとに1ビット)。オー	0x0	R/W
	clear				バーレンジ・クリア・ビットに1を書き込むと、対応するオーバーレンジ・ステ		
					イッキー・ビットがクリアされます。		
				0	オーバーレンジ・ビットをイネーブル。		
	1	1		1	オーバーレンジ・ビットをクリア。	1	

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0563	Out overrange	[7:0]	Data format overrange		オーバーレンジ・スティッキー・ビットのステータス(仮想コンバータ1個ご	0x0	R
	status		0		とに1ビット)。オーバーレンジ・クリア・ビットに1を書き込むと、対応す		
					るオーバーレンジ・スティッキー・ビットがクリアされます。		
				0	オーバーレンジは発生していません。		
				1	オーバーレンジが発生しました。		
0x0564	Out channel select	[7:1]	Reserved		予備。	0x0	R
		0	Converter channel swap			0x0	R/W
			control				
				0	通常のチャンネル・オーダー。		
				1	チャンネル・スワップをイネーブル。		
0x056E	PLL control	[7:4]	JESD204B lane rate control			0x3	R/W
				0000	$ u - u \cdot u - arrow = 6.75 \text{ Gbps} \sim 13.5 \text{ Gbps}_{\circ}$		
				0001	レーン・レート = 3.375 Gbps \sim 6.75 Gbps $_{\circ}$		
				0011	$ u - u \cdot u - h = 13.5 ext{ Gbps}_{\circ} \sim 16 ext{ Gbps}_{\circ}$		
				0101	レーン・レート = 1.6875 Gbps \sim 3.375 Gbps $_{\circ}$		
		[3:0]	Reserved		予備。	0x0	R
0x056F	PLL status	7	PLL lock status			0x0	R
				0	未ロック。		
				1	ロック。		
		[6:4]	Reserved		予備。	0x0	R
		3	PLL loss of lock		ロック喪失スティッキー・ビット。		
				1	ある時点でロック喪失が発生したことを示します。レジスタ 0x0571 のビット0		
					をセットすることによってクリアされます。		
		[2:0]	Reserved		予備。		
0x0570	$f_S \times 4$	[7:0]			fs×4モードのセクションを参照。	0xFF	R/W
	configuration						
				0xFE	fs×4モードをイネーブル。L=8、M=2、F=2、S=4、N'=16、N=16、		
					$CS = 0$, $CF = 0$, $HD = 0_{\circ}$		
				0xFF	$f_{s} \times 4 = F \delta \tilde{c} \tau A \Delta s \delta \tilde{c} \delta \tilde{c} \delta \tilde{c} \delta \delta$		
					ト [4:0] 、 レンスタ 0X38E のヒット [7:0] 、 わよびレンスタ 0X038C のヒット [7:0] で設定されます		
0x0571	IFSD204B Link	7	Standby mode			0x0	R/W
0X0571	JESD204B Link Control 1	'	Standby mode			0.00	10.11
				0	スタンバイ・モードは、すべてのコンバータ・サンプルを強制的にゼロにしま		
					す。		
				1	スタンバイ・モードは、強制的にコード・グループ同期を行います(/K28.5/文		
					字)。		
		6	Tail bit(t) PN			0x0	R/W
				0	ディスエーブル。		
				1	イネーブル。		
		5	Long transport layer test			0x0	R/W
				0	JESD204B テスト・サンプルをディスエーブル。		
				1	JESD204B テスト・サンプルをイネーブル。すべてのリンク・レーン上で、長いト		
					ランスボート層テスト・サンプル・シーケンス(JESD204B 5.1.6.3 項の仕様によ		
				-	る)が迭られます。		
		4	Lane synchronization	0		0x1	R/W
				0	FACIによる /K28.1/ の使用をディスエーブルします。		
				1	FACIによる /K28.3/ と /K28.7/ の使用をイネーブルします。		
		[3:2]	ILAS sequence mode			0x1	R/W
				00	初期レーン・アフイメント・シーゲンスをアイスエーブル(JESD204B 5.3.3.5 [1])		
				01	つべ。 初期レーン・アライオント・シーケンスなイラーブル(IESDOMD 5225 西)		
				11	17/17/1/ マ・ノノイクマド・ショクマへをイイーノル (JESD204B 5.5.5.5 頃)。 初期レニン・アライマント・ショケックは学にデュト・エードにわります		
				11	101mレーン・ノフィクント・シークンスは吊にフスト・モートになります。 JESD204B データ・リンク層テスト・モードでは、すべてのレーントでレー		
					ン・アライメント・シーケンス (JESD204B 5.3.3.8.2 項の仕様による) が繰り返		
					し送られます。		
		1	FACI			0x0	R/W
				0	フレーム・アライメント文字の挿入をイネーブル(JESD204B の 5.3.3.4 項)。		
				1	フレーム・アライメント文字の挿入をディスエーブル。デバッグ専用		
		1	1	1	(IESD204B 5 3 3 4 項)	1	1

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
		0	Link control			0x0	R/W
				0	JESD204B シリアル転送リンクをイネーブル。コード・グループ同期用の/K28.5/ 文字の転送は、SYNC~ピンによって制御されます。		
				1	JESD204B シリアル転送リンクをパワーダウン(リセットされクロック・ゲー ティングされた状態に保持)。		
0x0572	JESD204B Link Control 2	[7:6]	SYNCINB± pin control			0x0	R/W
				00	ノーマル・モード。		
				10	SYNCINB± を無視(CGS を強制)。		
				11	SYNCINB±を無視(ILAS/ユーザー・データを強制)。		
		5	SYNCINB± pin invert			0x0	R/W
				0	SYNCINB±ピンを反転しない。		
			CUDIODID 1	1	SYNCINB±ビンを反転。	0.0	D 4U
		4	SYNCINB± pin type	0	LVDS 美動 ペア SVNC 入力	0x0	R/W
				1	LVDS 左助 ^(N) SINC ^(N) 入力 SYNCIND た使用		
		3	Reserved	•	CMOS シンノルニント STACE 人力。STACING+ を使用。 予備	0x0	R
		2	8-bit/10-bit hypass		1 MB0	0x0	R/W
		2	o bit to bit bypass	0	8 ビット/10 ビットをイネーブル。	0A0	10 11
				1	8 ビット/10 ビットをバイパス(上位 2 ビットが 0)。		
		1	8-bit/10-bit invert			0x0	R/W
				0	ノーマル。		
				1	a、b、c、d、e、f、g、h、I、j シンボルを反転。		
		0	Reserved		予備。	0x0	R/W
0x0573	JESD204B Link Control 3	[7:6]	Checksum mode			0x0	R/W
				00	チェックサムは、リンク構成テーブル内のすべての8ビット・レジスタの合計。		
				01	チェックサムは、個々のリンク構成フィールドの合計(LSB をアライン)。		
				10	チェックサムをディスエーブル(ゼロに設定)。テスト専用。		
				11	使用しません。		
		[5:4]	Test injection point			0x0	R/W
				0	N'サンプル入力。		
				1	8 ビット/10 ビット出力の 10 ビット・テータ (PHY テスト用)。		
		[2,0]	IESD204D tast made	10	スクランフラ入力の8ビット・テータ入力。	00	DAV
		[5:0]	patterns			0x0	K/W
			1	0000	通常動作(テスト・モードをディスエーブル)。		
				0001	オルタネーティング・チェッカーボード。		
				0010	1/0 ワード・トグル。		
				0011	31 ビット PN シーケンス: $x^{31} + x^{28} + 1_{\circ}$		
				0100	23 ビット PN シーケンス: $x^{23} + x^{18} + 1_{\circ}$		
				0101	15 ビット PN シーケンス: $x^{15} + x^{14} + 1_{\circ}$		
				0110	9 ビット PN シーケンス: $x^9 + x^5 + 1_\circ$		
				0111	7 ビット PN シーケンス: x ⁷ + x ⁶ + 1。		
				1000	ランプ出力。		
				1110	連続/反復ユーザー・リセット。		
				1111	シングル・ユーザー・リセット。		

-タシート AD9689 Addr Bit(s) Bit Name Setting Description Reset Access Name 0x0574 JESD204B Link ILAS delay 0x0 R/W [7:4] Control 4 0000 SYNCINB±のアサート解除後の最初のLMFCで ILAS を転送。 0001 SYNCINB±のアサート解除後の2番目のLMFCで ILAS を転送。 SYNCINB±のアサート解除後の3番目のLMFCで ILAS を転送。 0010 0011 SYNCINB±のアサート解除後の4番目のLMFCで ILAS を転送。 0100 SYNCINB±のアサート解除後の5番目のLMFCで ILAS を転送。 0101 SYNCINB±のアサート解除後の6番目のLMFCで ILAS を転送。 0110 SYNCINB±のアサート解除後の7番目の LMFC で ILAS を転送。 0111 SYNCINB±のアサート解除後の8番目のLMFCでILASを転送。 1000 SYNCINB±のアサート解除後の9番目のLMFCで ILAS を転送。 1001 SYNCINB±のアサート解除後の10番目のLMFCでILASを転送。 1010 SYNCINB±のアサート解除後の11番目のLMFCでILASを転送。 1011 SYNCINB±のアサート解除後の12番目のLMFCでILASを転送。 1100 SYNCINB±のアサート解除後の13番目のLMFCでILASを転送。 1101 SYNCINB+のアサート解除後の14番目のLMFCでILASを転送。 1110 SYNCINB±のアサート解除後の15番目のLMFCでILASを転送。 1111 SYNCINB±のアサート解除後の16番目のLMFCでILASを転送。 3 Reserved 予備。 0x0 R [2:0] Link layer test mode 0x0 R/W 000 通常動作(リンク層テスト・モードをディスエーブル)。 001 /D21.5/ 文字の連続シーケンス。 010 予備。 011 予備. 修正 RPAT テスト・シーケンス。 100 101 JSPAT テスト・シーケンス。 110 JTSPAT テスト・シーケンス。 111 予備 JESD204B LMFC 0x0578 [7:5] 0x0 R Reserved 予備。 offset [4:0] LMFC phase offset value LMFC 位相オフセット値(フレーム・クロック内)。確定的遅延のセクション 0x0 R/W を参照 JESD204B シリアル・デバイス識別(Device IDentification: DID)番号。 0x0580 JESD204B DID [7:0] JESD204B Tx DID value 0x0 R/W configuration 0x0581 JESD204B BID [7:4] Reserved 予備 0x0 R configuration [3:0] JESD204B Tx BID value JESD204B シリアル・バンク識別(Bank IDentification: BID) 番号(DID のエクス 0x0 R/W テンション) 0x0583 JESD204B LID0 0x0 [7:5] Reserved 予備。 R configuration Lane 0 LID value レーン 0 の JESD204B シリアル・レーン識別(Lane IDentification: LID)番号。 R/W [4:0] 0x0 0x0584 JESD204B LID1 [7:5] Reserved 予備。 0x0 R configuration [4:0] Lane 1 LID value レーン1のJESD204BシリアルLID番号。 0x1 R/W JESD204B LID2 0x0585 [7:5] Reserved 予備 0x0 R configuration Lane 2 LID value レーン2のJESD204BシリアルLID番号。 [4:0] 0x2R/W 0x0586 JESD204B LID3 [7:5] Reserved 0x0 R 予備。 configuration Lane 3 LID value R/W [4:0] レーン3のJESD204BシリアルLID番号。 0x3 JESD204B LID4 0x0587 [7:5] Reserved 予備。 0x0 R configuration [4:0] Lane 4 LID value レーン4の JESD204B シリアル LID 番号。 0x4 R/W JESD204B LID5 0x0588 0x0 R [7:5] Reserved 予備。 configuration Lane 5 LID value [4:0] レーン 5 の JESD204B シリアル LID 番号。 0x5 R/W 0x0589 JESD204B LID6 [7:5] Reserved 0x0 R 予備。 configuration [4:0] Lane 6 LID value レーン6のJESD204BシリアルLID番号。 0x6 R/W JESD204B LID7 0x058A [7:5] 0x0Reserved 予備 R configuration Lane 7 LID value レーン7の JESD204B シリアル LID 番号。 0x7 [4:0] R/W

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x058B	JESD204B scrambling and number of lanes	7	JESD204B scrambling (SCR)			0x1	R/W
	(L) configuration			0	JESD204B スクランブラをディスエーブル(SCR = 0)。		
				1	JESD204B スクランブラをイネーブル (SCR = 1)		
		[6:5]	Reserved		予備。	0x0	R
		[4:0]	JESD204B lanes (L)			0x7	R/W
				0x0	リンクあたり1レーン (L=1)。		
				0x1	リンクあたり2レーン (L=2)。		
				0x3	リンクあたり 4 レーン(L=4)。		
				0x7	リンクあたり 8 レーン(L=8)。		
0x058C	JESD204B link number of octets per frames (F)	[7:0]	JESD204B F configuration		JESD204B のフレームあたりオクテット数(F=0x058C [7:0] +1)	0x0	R/W
				0000	F = 1.		
				0001	$\mathbf{F} = 2.$		
				0010	$\mathbf{F} = 3.$		
				0011	F = 4.		
				0101	$\mathbf{F} = 0$. $\mathbf{F} = 8$		
				1111	F = 0. F = 16.		
0x058D	JESD204B link	[7:5]	Reserved		予備。	0x0	R
	number of frames per multiframe (K)						
		[4:0]	JESD204B K configuration		JESD204B のマルチフレームあたりフレーム数(K=0x058C [4:0] + 1)。F×K が4で割れる値のみ使用できます。	0x1F	R/W
0x058E	JESD204B link number of converters (M)	[7:0]	JESD204B M configuration		JESD204B のリンク/デバイスあたりコンバータ数(M=JESD204B M 構成)。	0x1	R/W
				000	1 個の仮想コンバータに接続されたリンク(M=1)。		
				001	2 個の仮想コンバータに接続されたリンク(M=2)。		
				011	4 個の仮想コンバータに接続されたリンク(M=4)。		
				111	8 個の仮想コンバータに接続されたリンク (M=8)。		
0x058F	JESD204B number of control bits (CS) and ADC resolution (N)	[7:6]	Number of control bits (CS) per sample			0x0	R/W
				000	制御ビットなし (CS=0)。		
				001	1 制御ビット (CS=1) 、制御ビット2のみ。		
				010	2 制御ビット (CS=2) 、制御ビット2 と制御ビット1のみ。		
				011	3 制御ビット (CS = 3) 、すべての制御ビット (制御ビット 2、制御ビット 1、 制御ビット 0) 。		
		5	Reserved		予備。	0x0	R
		[4:0]	ADC converter resolution (N)	00110		0xF	R/W
				00110	N=7ビット分解能。		
				00111			
				01000			
				01001			
				01010	N = 11 ビットプ 暦he。 N = 12 ビット公報会		
				01100	N = 12 C / F / D / F / BC / C / C / F / D / C / C / C / C / C / C / C / C / C		
				01101	N = 12 = 7 + 7.77 HBC N = 14 ビット分配能		
				01110	N = 15 ビット分解能。		
				01111	N = 16ビット分解能。		

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0590	JESD204B SCV NP	[7:5]	Subclass support			0x1	R/W
	configuration			000	サブクラス 0。		
				001	サブクラス 1。		
		[4:0]	ADC number of bits per sample (N')			0xF	R/W
				0 0111	N' = 8		
				0 1011	N' = 12		
				0 1111	N' = 16		
0x0591	JESD204B JV S configuration	[7:5]	Reserved		予備。	0x1	R
		[4:0]	Samples per converter frame cycle (S)		コンバータ・フレーム・サイクルあたりのサンプル数(S=0x0591 [4:0] + 1)。	0x0	R
0x0592	JESD204B HD CF	7	HD value			0x0	R
	configuration						
				0	高密度フォーマットをディスエーブル。		
				1	高密度フォーマットをイネーフル。 		
		[6:5]	Reserved		予備。	0x0	R
		[4:0]	Control words per frame clock cycle per link (CF)		1 個のリンク内のフレーム・クロック・サイクルあたり制御ワード数 (CF = レ ジスタ 0 x 0592 のビット [4:0])。	0x0	R
0x05A0	JESD204B Checksum 0 configuration	[7:0]	Checksum 0 checksum value for SERDOUT0±		レーン 0 のシリアル・チェックサム値。レーンごとに自動計算されます。Sum (レーン 0 のすべてのリンク構成パラメータ) mod 256。	0xC3	R
0x05A1	JESD204B Checksum 1 configuration	[7:0]	Checksum 1 checksum value for SERDOUT1±		レーン1のシリアル・チェックサム値。レーンごとに自動計算されます。Sum (レーン1のすべてのリンク構成パラメータ) mod 256。	0xC4	R
0x05A2	JESD204B Checksum 2	[7:0]	Checksum 2 checksum value for SERDOUT2±		レーン2のシリアル・チェックサム値。レーンごとに自動計算されます。Sum (レーン2のすべてのリンク構成パラメータ)mod 256。	0xC5	R
0x05A3	IESD204B	[7:0]	Checksum 3 checksum		レーン3のシリアル・チェックサム値 レーンごとに自動計算されます Sum	0xC6	R
0100110	Checksum 3 configuration	[7:0]	value for SERDOUT3 \pm		(レーン3のすべてのリンク構成パラメータ) mod 256。	oneo	
0x05B0	JESD204B lane power-down	7	JESD204B Lane 7 power- down		物理レーン7を強制的にパワーダウン。	0x0	R/W
				0	SERDOUT7±通常動作。		
				1	SERDOUT7±パワーダウン。		
		6	JESD204B Lane 6 power- down		物理レーン6を強制的にパワーダウン。	0x0	R/W
				0	SERDOUT6± 通常動作。		
		_	VEGE AG (E X	1	SERDOUT6± パワーダウン。		
		5	JESD204B Lane 5 power- down		物理レーン5を強制的にパワーダウン。	0x0	R/W
				0	SERDOUT5± 通常動作。		
				1	SERDOUT5±パワーダウン。		
		4	JESD204B Lane 4 power- down		物理レーン4を強制的にパワーダウン。	0x0	R/W
				0	SERDOUT4± 通常動作。		
		_		1	SERDOUT4± パワーダウン。	+	
		3	JESD204B Lane 3 power- down		物理レーン3を強制的にパワーダウン。	0x0	R/W
				0	SERDOUT3± 通常動作。		
		2	WEDDOG (D.L	1	SERDOUT3±バワーダウン。		DAT
		2	JESD204B Lane 2 power- down		物理レーン2を強制的にパワータウン。	0x0	R/W
				0	SERDOUT2± 通常動作。		
				1	SERDOUT2 \pm \land \lor \lor \lor \lor \lor \lor \lor \lor \lor		

Addr	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
Addi.		1	JESD204B Lane 1 power- down	Octung	物理レーン1を強制的にパワーダウン。	0x0	R/W
			down	0	SERDOUT1±通常動作。		
				1	SERDOUT1 \pm パワーダウン。		
		0	JESD204B Lane 0 power- down		物理レーン0を強制的にパワーダウン。	0x0	R/W
				0	SERDOUT0± 通常動作。		
				1	SERDOUT0± パワーダウン。		
0x05B2	JESD204B Lane Assign 1	7	Reserved		予備。	0x0	R
		[6:4]	SERDOUT1± lane assignment		物理レーン1の割り当て。	0x1	R/W
				000	論理レーン 0。		
				001	論理レーン1 (デフォルト)。		
				010	論理レーン 2_{\circ}		
				011	論理レーン 3。		
				100	論理レーン 4。		
				101	論理レーン 5。		
				110	論理レーン 6。		
				111	論理レーン 7。		
		3	Reserved		予備。	0x0	R
		[2:0]	SERDOUT0± lane assignment		物理レーン 0 の割り当て。	0x0	R/W
				000	論理レーン0(デフォルト)。		
				001	論理レーン1。		
				010	論理レーン 2。		
				011	論理レーン 3。		
				100	論理レーン 4。		
				101	論理レーン 5。		
				110	論理レーン 6_{\circ}		
				111	論理レーン 7。		
0x05B3	JESD204B Lane Assign 2	7	Reserved		予備。	0x0	R
		[6:4]	SERDOUT3± lane assignment		物理レーン3の割り当て。	0x3	R/W
				000	論理レーン 0。		
				001	論理レーン1。		
				010	論理レーン 2。		
				011	論理レーン3(デフォルト)。		
				100	論理レーン 4。		
				101	論理レーン 5。		
				110	論理レーン 6。		
				111	論理レーン 7。		
		3	Reserved		予備。	0x0	R
		[2:0]	SERDOUT2± lane assignment		物理レーン 2 の割り当て。	0x2	R/W
				000	論理レーン 0。		
				001	論理レーン1。		
				010	論理レーン2(デフォルト)。		
				011	論理レーン 3。		
				100	論理レーン 4。		
				101	論理レーン 5。		
				110	論理レーン 6 。		
				111	論理レーン 7。		

データシート AD9689 Addr. Name Bit(s) Bit Name Setting Description Reset Access JESD204B Lane 0x05B5 0x0 R Reserved 予備。 7 Assign 3 SERDOUT5± lane 物理レーン5の割り当て。 0x5 R/W [6:4] assignment 000 論理レーン 0。 001 論理レーン 1。 010 論理レーン 2。 011 論理レーン3。 100 論理レーン4。 101 論理レーン5(デフォルト)。 110 論理レーン 6。 111 論理レーン7。 3 Reserved 0x0 R 予備。 [2:0] SERDOUT4± lane 物理レーン4の割り当て。 R/W 0x4 assignment 000 論理レーン 0。 001 論理レーン 1。 010 論理レーン 2。 011 論理レーン3。 100 論理レーン4(デフォルト)。 101 論理レーン 5。 110 論理レーン 6。 論理レーン7。 111 0x05B6 JESD204B Lane Reserved 0x0 R 7 予備。 Assign 4 SERDOUT7± lane 0x7 R/W [6:4] 物理レーン7の割り当て。 assignment 000 論理レーン 0。 001 論理レーン 1。 010 論理レーン 2。 011 論理レーン3。 100 論理レーン 4。 101 論理レーン 5。 110 論理レーン 6。 論理レーン7(デフォルト)。 111 3 Reserved 予備。 0x0 R [2:0] SERDOUT6 \pm lane 物理レーン6の割り当て。 0x6 R/Wassignment 000 論理レーン 0。 001 論理レーン1。 010 論理レーン 2。 011 論理レーン 3。 100 論理レーン 4。 101 論理レーン 5。 論理レーン6 (デフォルト)。 110 111 論理レーン 7。 SERDOUTx± 0x05BF 7 Invert SERDOUT7± data SERDOUT7±データの反転。 0x0 R/W data invert 0 ノーマル。 反転。 1 Invert SERDOUT6± data R/W 6 SERDOUT6±データの反転。 0x0 0 ノーマル。 1 反転。 5 Invert SERDOUT5± data SERDOUT5±データの反転。 0x0R/W 0 ノーマル 1 反転。 4 Invert SERDOUT4± data SERDOUT4±データの反転。 0x0 R/W 0 ノーマル。 1 反転。

Addr	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
/ lddi.	Ramo	3	Invert SERDOUT3+ data	Cotting	SERDOUT3+ データの反転	0x0	R/W
		5		0		0.10	10 11
				1			
		2	Invert SERDOUT?+ data	1	区#40 SERDOUT2+ データの反転	0x0	R/W
		-	Invert SERE OC 122 data	0		0.40	10 11
				1			
		1	Invert SERDOLIT1 data	1		0.00	D/W
		1	Invent SEKDOU I I± data	0	SERDOUTI主アータの反転。	0.00	K/ W
				1			
		-	A GENE OV THE A	1			
		0	Invert SERDOUT0± data		SERDOUT0±テータの反転。	0x0	R/W
				0	ノーマル。		
				1	汉 転。		
0x05C0	JESD204B Swing Adjust 1	7	Reserved		予備。 	0x0	R
		[6:4]	SERDOUT1± voltage swing adjust		SERDOUT1±の出力スイング・レベル。	0x1	R/W
				000	$1.0 \times DRVDD1_{\circ}$		
				001	$0.850 \times DRVDD1_{\circ}$		
				010	$0.750 \times DRVDD1_{\circ}$		
		3	Reserved		予備。	0x0	R
		[2:0]	SERDOUT0± voltage swing adjust		SERDOUT0±の出力スイング・レベル。	0x1	R/W
				000	$1.0 \times DRVDD1_{\circ}$		
				001	$0.850 imes DRVDD1_{\circ}$		
				010	$0.750 imes DRVDD1_{\circ}$		
0x05C1	JESD204B Swing Adjust 2	7	Reserved		予備。	0x0	R
		[6:4]	SERDOUT3± voltage swing adjust		SERDOUT3±の出力スイング・レベル。	0x1	R/W
			-	000	$1.0 \times DRVDD1_{\circ}$		
				001	$0.850 imes DRVDD1_{\circ}$		
				010	$0.750 \times \text{DRVDD1}_{\odot}$		
		3	Reserved		予備。	0x0	R
		[2:0]	SERDOUT2± voltage swing		SERDOUT2+の出力スイング・レベル。	0x1	R/W
			adjust				
				000	$1.0 \times DRVDD1_{\circ}$		
				001	$0.850 \times DRVDD1_{\circ}$		
				010	$0.750 \times DRVDD1_{\circ}$		
0x05C2	JESD204B Swing Adjust 3	7	Reserved		予備。	0x0	R
		[6:4]	SERDOUT5± voltage swing adjust		SERDOUT5±の出力スイング・レベル。	0x1	R/W
				000	$1.0 \times DRVDD1_{\circ}$		
				001	$0.850 imes DRVDD1_{\circ}$		
				010	$0.750 imes DRVDD1_{\circ}$		
		3	Reserved		予備。	0x0	R
		[2:0]	SERDOUT4± voltage swing		SERDOUT4±の出力スイング・レベル。	0x1	R/W
			adjust				
				000	$1.0 \times DRVDD1_{\circ}$		
				001	$0.850 \times DRVDD1_{\circ}$		
				010	$0.750 \times DRVDD1_{\circ}$		
0x05C3	JESD204B Swing Adjust 4	7	Reserved		予備。	0x0	R
		[6:4]	SERDOUT7± voltage swing adjust		SERDOUT7±の出力スイング・レベル。	0x1	R/W
				000	$1.0 \times DRVDD1_{\circ}$		
				001	$0.850 \times DRVDD1_{\circ}$		
				010	$0.750 \times DRVDD1_{\circ}$		
		3	Reserved		予備。	0x0	R

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
		[2:0]	SERDOUT6± voltage swing adjust	<u> </u>	SERDOUT6±の出力スイング・レベル。	0x1	R/W
				000	$1.0 \times DRVDD1_{\circ}$		
				001	$0.850 \times DRVDD1_{\circ}$		
				010	$0.750 \times DRVDD1_{\circ}$		
0x05C4	SERDOUT0 de- emphasis select	7	Posttap enable		ポストタップのイネーブル。	0x0	R/W
				0	ディスエーブル。		
				1	イネーブル。		
		[6:4]	Set posttap level for SERDOUT0±		ポストタップ・レベルの設定。	0x0	R/W
				000	$0 \mathrm{dB}_{\circ}$		
				001	3 dB_{\circ}		
				010	6 dB_{\circ}		
				011	9 dB_{\circ}		
				100	12 dB _o		
		[3:0]	Reserved		予備。	0x0	R/W
0x05C5	SERDOUT1 de- emphasis select	7	Posttap enable		ボストタップのイネーブル。	0x0	R/W
				0	ディスエーブル。		
		C C	0	1	イネーブル。	-	
		[6:4]	Set posttap level for SERDOUT1±	000	ホストダップ・レベルの設定。	0x0	R/W
				000			
				001	3 dB _o		
				010	6 dB _o		
				100			
		[2,0]	D I	100	12 dB _o	0.0	DAV
0.0506	(FRDOLITA 1	[3:0]	Reserved			0x0	K/W
0x05C6	emphasis select	/	Posttap enable	0	ホストダップのイネーフル。	0x0	K/W
				1	$\tau + \lambda - \tau $		
		[6:4]	Set posttap level for	1	1 ホーノル。 ポストタップ・レベルの設定。	0x0	R/W
			SERDOUT2±	000			
				000			
				010	S dB ₀		
				010			
				100	9 uB ₀		
		[3:0]	Reserved	100	72 曲。	0x0	R/W
0x05C7	SERDOUT3 de-	7	Posttap enable		^{1 m} 。 ポストタップのイネーブル。	0x0	R/W
				0	ディスエーブル。		
				1	イネーブル。		
		[6:4]	Set posttap level for SERDOUT3±		ポストタップ・レベルの設定。	0x0	R/W
				000	$0 \mathrm{dB}_{\circ}$		
				001	3 dB_{\circ}		
				010	6 dB_{\circ}		
				011	9 dB_{\circ}		
				100	12 dB_{\circ}		
		[3:0]	Reserved		予備。	0x0	R/W

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x05C8	SERDOUT4 de-	7	Posttap enable	Ű	ポストタップのイネーブル。	0x0	R/W
	emphasis select						
				0	ディスエーブル。		
		56.41	0 / // 1 10	1		0.0	DAV
		[6:4]	Set posttap level for SERDOUT4±		ホストタップ・レベルの設定。	0x0	K/W
				000	$0 dB_{\circ}$		
				001	3 dB_{\circ}		
				010	6 dB_{\circ}		
				011	9 dB_{\circ}		
				100	12 dB _o		
		[3:0]	Reserved		予備。	0x0	R/W
0x05C9	SERDOUT5 preemphasis select	7	Posttap enable		ポストタップのイネーブル。	0x0	R/W
				0	ディスエーブル。		
				1	イネーブル。		
		[6:4]	Set posttap level for SERDOUT5±		ポストタップ・レベルの設定。	0x0	R/W
				000	$0 \mathrm{dB}_{\circ}$		
				001	3 dB_{\circ}		
				010	6 dB_{\circ}		
				011	9 dB_{\circ}		
		58.03		100	12 dB _o		
0.0501	(FDDOUTC	[3:0]	Reserved			0x0	R/W
0x05CA	serbour6 preemphasis select	/	Posttap enable		ボストタップのイネーフル。 	0x0	R/W
				0	ディスエーブル。		
				1	イネーブル。		
		[6:4]	Set posttap level for SERDOUT6±		ポストタップ・レベルの設定。	0x0	R/W
				000	$0 \mathrm{dB}_{\circ}$		
				001	3 dB_{\circ}		
				010	6 dB_{\circ}		
				011	9 dB _o		
		(2.0)	D	100	12 dB _o	0.0	D AV
0-05CD	SERDOLIT7	[3:0]	Reserved		→備。 ポワーク、プロノウ、ブリ	0x0	R/W
0x05CB	preemphasis select	/	Posttap enable		$\pi \wedge r \neq y \neq 0$ $\pi - f \mu_0$	0x0	K/W
				0	ディスエーブル。		
				1	イネーブル。		
		[6:4]	Set posttap level for SERDOUT7±	000	ポストタップ・レベルの設定。	0x0	R/W
				000			
				001	3 dB _o		
				010			
				100	9 dB ₀		
		[3:0]	Reserved	100	2.曲。	0x0	R/W
0x1222	IESD204B PLL	[7:0]	IESD204B PLL calibration		」 // m。 妻 32 を参照 てください	0x00	R/W
0.1222	calibration	[0]	reset	0x00	JESD204B: PLL 通常動作。	0.00	
				0x04	JESD204B PLL 補正をリセット。		
0x1228	JESD204B PLL startup control	[7:0]	JESD204B PLL calibration startup circuit reset		表 32 を参照してください。	0x0F	R/W
				0x0F	JESD204B スタートアップ回路通常動作。		
				0x4F	JESD204B スタートアップ回路をリセット。		



AD9689

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x1262	JESD204B PLL LOL bit control	[7:0]	JESD204B PLL loss of lock bit clear		表 32 を参照してください。	0x00	R/W
				0x00	ロック喪失ビット通常動作。		
				0x80	ロック喪失ビットをクリア。		

プログラマブル・フィルタ (PFILT) 制御および係数レジスタ

表 52.

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0DF8	Programmable	[7:3]	Reserved	<u> </u>	予備。	0x0	R
	filter control	[2:0]	Programmable filter mode		DEIIT モード アスタリスク記号 (*) け畳み込みを表し	0x0	R/W
		[2.0]	Tiogrammable miler mode		はしていた。アメノリハノ記号(1)は色の色のを衣します。	UAU	10 10
				000	ディスエーブル(フィルタをバイパス)。		
				001	シングル・フィルタ (Xのみ)。		
					$DOUT_I[n] = DIN_I[n] * X_I[n]$		
					$DOUT_Q[n] = DIN_Q[n] * X_Q[n]$		
				010	シングル・フィルタ (X と Y 同時)		
					DOUT_I[n]= DIN_I[n]* XY_I[n]		
		DOUT_Q[n]= DIN_Q[n]* XY_Q[n]					
			100 カスケード接続フィルタ(X から Y)。				
					$DOUT_I[n] = DIN_I[n] * X_I[n] * Y_I[n]$		
					$DOUT_Q[n] = DIN_Q[n] * X_Q[n] * Y_Q[n]$		
					$DOUT_Q[n] = DIN_Q[n] * X_Q[n] * Y_Q[n]$		
				101	複素フィルタ。		
				DOUT_I[n]= DIN_I[n]* X_I[n]+ DIN_Q[n]* Y_Q[n]			
		DOUT_Q[n]= DIN_Q[n]* X_Q[n]+ DIN_l[n]* Y_l[n]					
	DOUT O[n] = DIN O[n] * XY O[n] + DIN I[n] * XY I[n]						
		111 実数 96 タップ・フィルタ。		10001_Q[n]- Dnv_Q[n]- X1_Q[n]+ Dnv_l[n] X1_l[n]			
	DOI T I[n] = DIN I[n] * XY I[n]						
					DOUT $O[n] = DIN O[n] * XY O[n]$		
0x0DF9	PFILT gain	7	Reserved		予備。	0x0	R
	U	[6:4]	PFILT Y gain		PFILT Y のゲイン。	0x0	R/W
			6	110	-12 dB の損失。		
				111	-6 dB の損失。		
				000	0dBのゲイン。		
				001	+6 dB のゲイン。		
				010	+12 dB のゲイン。		
		3	Reserved		予備。	0x0	R
		[2:0]	PFILT X gain		PFILT X のゲイン。	0x0	R/W
				110	-12 dB の損失。		
				111	-6 dB の損失。		
				000	0dBのゲイン。		
				001	+6 dB のゲイン。		
				010	+12 dB のゲイン。		
0x0E00	Programmable	[7:0]	Programmable Filter X		詳細については、プログラマブル FIR フィルタのセクショ	0x0	R/W
to	Filter X		Coefficient 0 to 127		ンに示すI係数の表(表14)とQ係数の表(表15)を参		
0x0E7F	Coefficient x				照。係数は、チップ転送ビット(レジスタ 0x000F のビッ		
					ト0)がセットされた後にのみ適用されます。		
0x0F00	Programmable	[7:0]	Programmable Filter Y		詳細については、プログラマブル FIR フィルタのセクショ	0x0	R/W
0x0F7F	x		Coefficient 0 to 127		ンに示す1 () () () () () () () () () (
					Reo 示效は、ノッノ戦运にット(レンヘク 0X000F のヒッ ト 0) がセットされた後にのみ適用されます。		
	1	1	1	1		1	L

VREF/アナログ入力制御レジスタ

表 53.							
Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x0701	DC offset calibration control (local)	[7:0]	DC offset calibration control			0x06	R/W
				0x06	ディスエーブル。		
				0x86	イネーブル。		
0x073B DC Offset Calibratio		[7:0]	DC offset calibration		DC オフセット補正アキュムレータを同期リセットします。	0xB7	R/W
	,			0xB7	アキュムレータをリセットに保持します(0x0701 = 0x06の場合に 使用)。		
				0x37	アキュムレータのリセットを解除します(0x0701 = 0x86 の場合に 使用)		
0x18A6	VREF control	[7:1]	Reserved		予備。	0x0	R
		0	VREF control		• •••••	0x0	R/W
		-		0	内部リファレンス。		
				1	外部リファレンス。		
0x18E3	External V _{CM} buffer	7	Reserved		予備。	0x0	R
	contor	6	External V _{CM} buffer			0x0	R/W
				0	ディスエーブル。		
				1	イネーブル。		
		[5:0]	External V _{CM} buffer[5:0]		入力コモンモードのセクションを参照。	0x0	R/W
0x18E6 Temperature diode export	[7:0]	Temperature diode location select			0x0	R/W	
				0x00	中央ダイオードの出力。VREF ピン = 高 Z。		
				0x01	中央ダイオードの出力。VREF ピン=1×ダイオード電圧出力。		
				0x02	中央ダイオードの出力。VREF ピン=20×ダイオード電圧出力。		
				0x03	中央ダイオードの出力。VREF ピン = GND。		
				0x40	チャンネル A ダイオードの出力。VREF ピン = 高 Z。		
				0x41	チャンネル A ダイオードの出力。VREF ピン = 1 × ダイオード電圧 出力		
				0x42	エンジョン A ダイオードの出力。VREF ピン = 20×ダイオード電圧		
				042			
				0x45	ラヤンネルAタイオートの田力。VREF L ン= GND。 エーンマネル B ゲイナードの出力 UPEE パン・ 声ス		
				0x50 0x51	テャンネル B ダイオートの出力 VREF ビン = 高 Z。 チャンネル B ダイオードの出力 VREF ピン = 1 × ダイオード電圧出		
				0x52	力。 チャンネル B ダイオードの出力 VREF ピン = 20 × ダイオード電圧		
					出力。		
				0x53	デキンネル B ダイオードの出力 VREF ビン = GND。		-
0x1908	Analog input control (local)	[7:3]	Reserved		之偏。	0x0	R
		2	Enable dc coupling			0x0	R/W
				0	アナログ入力を AC カップリングに最適化。		
				1	アナログ入力を DC カップリングに最適化。		
		[1:0]	Reserved		予備。	0x0	R
0x1910	Input full-scale control (local)	[7:4]	Reserved		予備。	0x0	R
		[3:0]	Full-scale voltage		フルスケール電圧設定。	0xD	R/W
			_	1000	1.13 Vp-p 差動。		
				1001	1.25 Vp-p 差動。		
				1101	1.7 Vp-p 差動。		
				1110	1 81 Vn-n 差動.		
				1111	193 Vn-n 差動.		
				0000	1.7.5、FFF 年期。 2.04 Vn-n 美動		
	1	1	1	3000		1	1

Addr.	Name	Bit(s)	Bit Name	Setting	Description	Reset	Access
0x1A48	High frequency setting (local)	[7:0]	High frequency setting			0x14	R/W
				0x14	第1ナイキスト動作。		
				0x54	第2またはそれ以上のナイキスト動作。		
0x1A4C	Buffer Control 1 (local)	[7:6]	Reserved		予備。	0x0	R
		[5:0]	Buffer Control 1		入力バッファ主電流 1。アナログ入力バッファの制御と SFDR の最 適化のセクションを参照。	0x0F	R/W
				00 1111	バッファ電流を 300 µA に設定。		
				00 0100	00 0100 バッファ電流を 400 μA に設定。		
				00 1001	バッファ電流を 500 µA に設定。		
				01 1110	バッファ電流を 600 µA に設定。		
				10 0011	バッファ電流を700 µA に設定。		
				10 1000 バッファ電流を 800 µA に設定。			
				10 1101	バッファ電流を 900 µA に設定。		
				11 0010	バッファ電流を1000 µA に設定。		
0x1A4D	Buffer Control 2 (local)	[7:6]	Reserved		予備。	0x0	R
		[5:0]	Buffer Control 2		入力バッファ主電流 2。アナログ入力バッファの制御と SFDR の最 適化のセクションを参照。	0x0F	R/W
				00 1111	バッファ電流を 300 µA に設定。		
				00 0100	バッファ電流を 400 µA に設定。		
				00 1001	バッファ電流を 500 µA に設定。		
				01 1110	バッファ電流を 600 µA に設定。		
				10 0011	バッファ電流を700 µA に設定。		
				10 1000	バッファ電流を 800 µA に設定。		
				10 1101	バッファ電流を 900 µA に設定。		
				11 0010	バッファ電流を 1000 µA に設定。		

AD9689

アプリケーション情報

電源の推奨事項

AD9689 に電力を供給するために必要な電源を表 54 に示します。 AD9689 の動作には、パワーオン・シーケンスは不要です。電 源領域は任意の順番で起動することができます。

表 54. AD9689 の代表的電源

Domain	Voltage (V)	Tolerance (%)
AVDD1	0.975	±2.5
AVDD1_SR	0.975	±2.5
DVDD	0.975	±2.5
DRVDD1	0.975	±2.5
AVDD2	1.9	±2.5
DRVDD2	1.9	±2.5
SPIVDD	1.9	±2.5
AVDD3	2.5	±2.5

高い電力効率と低ノイズ性能が求められるアプリケーションで は、ADP5054 クワッド・スイッチング・レギュレータを使って、 $6.0 V \sim 15 V$ の範囲の入力電圧を中間レール(1.3 V, 2.4 V, および 3.0 V)に変換することを推奨します。これらの中間レール は、超低ノイズ、低ドロップアウト(LDO)のレギュレータ (ADP1763、ADP7159、およびLT3045)により、後段で安定化 されます。AD9689の推奨電源構成を図157に示します。



図 157. AD9689 用の高効率低ノイズ電源ソリューション

これらの電源領域のすべてを常に分割する必要があるわけでは ありません。図 157 に示す推奨ソリューションは、最小ノイズ で最大効率の AD9689. 用電源供給システムを提供するものです。 使用できる 0.975 V 電源が 1 つだけの場合は、最初に AVDD1 を 配線してそこから分岐させ、フェライト・ビーズまたはフィル タ・チョークで絶縁して、AVDD1_SR、DVDD、DRVDD1 の前 方に、この順番でデカップリング・コンデンサを接続します。 図 158 に簡略回路図を示します。適切なフェライト・ビーズを 選ぶには、フェライト・ビーズの DC 抵抗 (DCR) を考慮に入 れる必要があります。そうしないと、フェライト・ビーズでの 損失が大きくなって ADC に不具合が生じる恐れがあります。調 整式の LDO を採用すれば、より高い電圧を出力してフェライ ト・ビーズでの電圧降下を補うことができます。

あるいは、LDO をすべてバイパスして、DC/DC コンバータか ら AD9689 を直接駆動することもできます。ただし、この方法 には、ADC の電源領域に入り込む電源ノイズが大きくなるとい うリスクが伴います。ノイズを最小限に抑えるには、DC/DC コ ンバータのレイアウトのガイドラインに従ってください。



いくつかの異なるデカップリング・コンデンサを組み込むこと で、低周波数域と高周波数域の両方をカバーすることができま す。これらのコンデンサは、PCB への接続点とデバイスにでき るだけ近い位置に配置して、トレース長を最小限に抑える必要 があります。

レイアウトのガイドライン

ADC 評価用ボードは、適切なレイアウト方法に従うためのガイ ドとして使用することができます。評価用ボードのレイアウト は、以下を実現できるようにセットアップされています。

- アナログ入力同士(チャンネル A からチャンネル B、およびチャンネル B からチャンネル A)のカップリングを最小限に抑える。
- アナログ入力へのクロック・カップリングを最小限に抑える。
- クロス・カップリングを減らしながら、さまざまな電源領域用に十分な電力とグラウンド・プレーンを確保する。
- ADC に十分な熱対策を施す。

AD9689 評価用ボードに使われている全体的なレイアウトを図 159 に示します。

AVDD1_SR(ピン E7)と AGND(ピン E6 とピン E8)

AVDD1_SR (ピン E7) と AGND (ピン E6 とピン E8) を使用して、AD9689 の SYSREF± 回路に個別の電源ノードを提供することができます。サブクラス1 で使用する場合、AD9689 は周期的なワンショット信号またはギャップ信号に対応することができます。この電源から AVDD1 電源ノードへのカップリングを最小限に抑えるには、適切な電源バイパスが必要です。



図 159. AD9689 の推奨 PCB レイアウト

AD9689

外形寸法



Model54F ¹	Temperature Range	Package Description	Package Option
AD9689BBPZ-2000	-40°C to +85°C	196-Ball Ball Grid Array, Thermally Enhanced [BGA_ED]	BP-196-4
AD9689BBPZRL-2000	-40°C to +85°C	196-Ball Ball Grid Array, Thermally Enhanced [BGA_ED]	BP-196-4
AD9689BBPZ-2600	-40°C to +85°C	196-Ball Ball Grid Array, Thermally Enhanced [BGA_ED]	BP-196-4
AD9689BBPZRL-2600	-40° C to $+85^{\circ}$ C	196-Ball Ball Grid Array, Thermally Enhanced [BGA_ED]	BP-196-4
AD9689-2000EBZ		Evaluation Board	
AD9689-2600EBZ		Evaluation Board	

¹Z = RoHS 準拠製品。